-
公开(公告)号：CN1417805A
公开(公告)日：2003-05-14
申请号：CN02157515.0
申请日：2002-10-19
Applicant: 三星电子株式会社
Inventor： 庆桂显
IPC: G11C11/4063 , G11C7/00
Abstract: 提供一种用于积极(active)终端电阻的控制装置及其方法，能够控制动态随机存取存储器(DRAM)的积极终端电阻的开/关状态而不必考虑安装在存储模块中的动态随机存取存储器的工作模式。安装在存储电路中的缓冲电路包括：信号终端；具有耦合到信号终端的一个输入端的同步输入缓冲器；具有耦合到信号终端的一个输入端的异步输入缓冲器；以及依据存储电路的工作模式选择地输出同步输入缓冲器的输出或异步输入缓冲器的输出的开关电路。用来控制积极终端电阻的装置及其方法，能够控制积极终端电阻的开/关而不必考虑延迟锁定环路或相位锁定环路的工作模式，从而减少数据泡沫(bubble)。
-
公开(公告)号：CN1337707A
公开(公告)日：2002-02-27
申请号：CN01117792.6
申请日：2001-05-17
Applicant: 三星电子株式会社
Inventor： 庆桂显
CPC classification number: G11C7/22 , G11C7/1006 , G11C7/1072 , G11C8/18 , G11C11/4096
Abstract: 公开了一种存储器设备,它包括:存储器控制器;时钟输入管脚,接收时钟信号;第一芯片选择信号输入管脚,从存储器控制器接收用于行地址选通的第一芯片选择信号;第二芯片选择信号输入管脚,从存储器控制器接收用于列地址选通的第二芯片选择信号;行命令输入管脚,从存储器控制器接收行命令;列命令输入管脚,从存储器控制器接收列命令;多个行地址输入管脚,从存储器控制器接收行地址;以及,多个列地址输入管脚,从存储器控制器接收列地址。
-
公开(公告)号：CN100585727C
公开(公告)日：2010-01-27
申请号：CN200410054909.1
申请日：2004-07-21
Applicant: 三星电子株式会社
Inventor： 庆桂显
IPC: G11C7/22
CPC classification number: G11C7/1066 , G11C7/1051 , G11C7/1078 , G11C7/1093
Abstract: 本发明涉及一种双数据速率同步半导体存储装置，尤其涉及一种用于使用自由运行时钟来输入和输出数据并且将表示数据的开始的前同步码插入到输出数据中的同步半导体存储装置。本发明的半导体存储装置响应从外部输入的预定时钟信号而从所述存储装置的外部接收数据读命令，并且响应该时钟信号而输出包括前同步码的数据。
-
公开(公告)号：CN100492638C
公开(公告)日：2009-05-27
申请号：CN200410062142.7
申请日：2004-07-02
Applicant: 三星电子株式会社
Inventor： 庆桂显
IPC: H01L25/00
CPC classification number: H01L25/0657 , H01L2224/32014 , H01L2224/48091 , H01L2224/4824 , H01L2224/4911 , H01L2225/0651 , H01L2225/06572 , H01L2225/06586 , H01L2924/01068 , H01L2924/15311 , H01L2924/19107 , H01L2924/00014
Abstract: 本发明公开一种半导体器件的堆叠封装，其包括第一基板、第一半导体芯片、第二基板、至少一个第二半导体芯片和至少一个第三基板。第一基板具有安装在第一表面上的外连接端和与第一表面相对的第二表面的多个焊盘。第一半导体芯片安装在第一基板的第二表面上。第二基板的第一表面贴于第一半导体芯片，包括与第一表面相对的第二表面外围的多个外焊盘、第一与第二表面间贯穿的窗口、第二表面窗口周围的内焊盘。第二半导体芯片安装在第二基板的第二表面上。至少一个第三基板贴于第二半导体芯片的第一表面，包括与第一表面相对的第二表面外围的多个外焊盘、第一与第二表面间贯穿的窗口、及第二表面窗口周围的内焊盘。第一、二半导体芯片有中心焊垫结构。
-
公开(公告)号：CN100440173C
公开(公告)日：2008-12-03
申请号：CN03147631.7
申请日：2003-07-15
Applicant: 三星电子株式会社
Inventor： 庆桂显
IPC: G06F12/08
CPC classification number: G06F13/4234 , G06F13/4247 , G11C7/10 , G11C7/1051 , G11C7/1078
Abstract: 本发明说明了一种存储系统、存储模块和存储器件。存储系统包括在第一信号路径上串联配置的多个存储模块。第一信号路径和第二信号路径在存储模块和存储器控制器之间传送存储器控制和数据信号。存储器控制器在第一和第二信号路径上发送和接收控制信号和数据信号。第一和第二信号路径彼此连接，以便存储模块以环状配置连接。控制信号和数据信号在第一和第二信号路径的相反方向上传送。第一和第二信号路径被数据信号和控制信号共享。存储模块包括多功能端口，其中每个可以接收控制信号和数据信号并且重新驱动信号到所连接的信号路径上。按照本发明的存储器件可以包括多功能导线或引线，它们可以接收和重新驱动控制信号和数据信号。
-
Patent Agency Ranking
公开(公告)号：CN1296828C
公开(公告)日：2007-01-24
申请号：CN01138694.0
申请日：2001-12-28
Applicant: 三星电子株式会社
CPC classification number: G11C7/106 , G11C7/1006 , G11C7/1039 , G11C7/1051 , G11C2207/107
Abstract: 一种用于预取数据的存储器件，此存储器件具有一个存储单元阵列，它带有本地读出放大器，用来接收从存储单元阵列里所预取的数据比特。此存储器件还包括一个串化器，以及把本地读出放大器连接到串化器的数据路径。转接器插入到数据路径的两级之间，它们可以把数据比特从一条数据路径转移到另一条数据路径。优选地，它们作为两级之间的门的一部分而完成上述工作，而这些级则受内部时钟信号的控制。照这样，排序是分散在数据路径里的，因而对数据的速率没有限制。再者，所使用的空间基本上保持最小。
-
公开(公告)号：CN1749972A
公开(公告)日：2006-03-22
申请号：CN200510091336.4
申请日：2005-05-20
Applicant: 三星电子株式会社
CPC classification number: G06F11/1666 , G06F11/2056 , G11C5/04 , G11C5/063 , G11C7/1045
Abstract: 通过使用共用于两个存储器件的预先存在命令信号和被独立施加于每个器件的非共享公共信号的组合，本发明的实施例可以工作于镜像模式，借此避免了由于短线负载而导致的不希望的数据衰减。由于与传统技术相比，本发明的实施例并不要求附加的专用端子和/或垫板，因此有可能在更小的器件封装中实现镜像模式操作。
-
公开(公告)号：CN105321572A
公开(公告)日：2016-02-10
申请号：CN201510388394.7
申请日：2015-07-03
Applicant: 三星电子株式会社
Abstract: 提供一种存储设备的读取方法，包括：基于存储编程时间根据时间戳表格以及指示由于编程经过时间所致的读取电平偏移的时间-读取电平查找表来执行第一读操作；根据第一读操作的结果确定是否调整时间-读取电平查找表；由于确定需要调整时间-读取电平查找表的结果，通过谷搜索操作调整时间-读取电平查找表；以及基于时间戳表格和调整的时间-读取电平查找表执行第二读操作。
-
公开(公告)号：CN100541447C
公开(公告)日：2009-09-16
申请号：CN200510091336.4
申请日：2005-05-20
Applicant: 三星电子株式会社
CPC classification number: G06F11/1666 , G06F11/2056 , G11C5/04 , G11C5/063 , G11C7/1045
Abstract: 提供了用于改进的镜像模式操作的系统、器件和方法。通过使用共用于两个存储器件的预先存在命令信号和被独立施加于每个器件的非共享公共信号的组合，本发明的实施例可以工作于镜像模式，借此避免了由于短线负载而导致的不希望的数据衰减。由于与传统技术相比，本发明的实施例并不要求附加的专用端子和/或垫板，因此有可能在更小的器件封装中实现镜像模式操作。
-
公开(公告)号：CN1577840A
公开(公告)日：2005-02-09
申请号：CN200410062142.7
申请日：2004-07-02
Applicant: 三星电子株式会社
Inventor： 庆桂显
IPC: H01L25/00
CPC classification number: H01L25/0657 , H01L2224/32014 , H01L2224/48091 , H01L2224/4824 , H01L2224/4911 , H01L2225/0651 , H01L2225/06572 , H01L2225/06586 , H01L2924/01068 , H01L2924/15311 , H01L2924/19107 , H01L2924/00014
Abstract: 本发明公开一种半导体器件的堆叠封装，其包括第一基板、第一半导体芯片、第二基板、至少一个第二半导体芯片和至少一个第三基板。第一基板具有安装在第一表面上的外连接端和与第一表面相对的第二表面的多个焊盘。第一半导体芯片安装在第一基板的第二表面上。第二基板的第一表面贴于第一半导体芯片，包括与第一表面相对的第二表面外围的多个外焊盘、第一与第二表面间贯穿的窗口、第二表面窗口周围的内焊盘。第二半导体芯片安装在第二基板的第二表面上。至少一个第三基板贴于第二半导体芯片的第一表面，包括与第一表面相对的第二表面外围的多个外焊盘、第一与第二表面间贯穿的窗口、及第二表面窗口周围的内焊盘。第一、二半导体芯片有中心焊垫结构。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.031 seconds)
