-
公开(公告)号：CN117594546A
公开(公告)日：2024-02-23
申请号：CN202310511474.1
申请日：2023-05-08
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/482 , H01L23/488 , H01L23/52 , H01L23/535 , H01L23/538 , H01L23/31 , H01L21/50 , H01L21/60
Abstract: 一种半导体器件包括衬底和衬底上的下管芯。下管芯包括：第一半导体衬底，具有第一器件区和第一边缘区；第一器件区上的第一半导体元件；在第一器件区上且在第一半导体元件上的第一焊盘；以及第一互连结构，将第一半导体元件连接到第一焊盘。第一互连结构包括：第一器件区上的第一信号图案，连接到第一半导体元件；第一器件区上的第二信号图案，直接连接到第一焊盘；以及第一虚设图案，在与第二信号图案相同的水平处并设置在第一边缘区上。上管芯被设置，该上管芯接合到下管芯，使得下管芯的第一焊盘与上管芯的第二焊盘接触。
-
公开(公告)号：CN103531547B
公开(公告)日：2018-02-02
申请号：CN201310282434.0
申请日：2013-07-05
Applicant: 三星电子株式会社
IPC: H01L23/13 , H01L23/488 , H01L21/58 , H01L21/60
CPC classification number: H01L23/49816 , H01L21/561 , H01L21/565 , H01L23/13 , H01L23/49838 , H01L24/73 , H01L24/97 , H01L25/0657 , H01L2224/0401 , H01L2224/04042 , H01L2224/0557 , H01L2224/06181 , H01L2224/16145 , H01L2224/32145 , H01L2224/32225 , H01L2224/45139 , H01L2224/48227 , H01L2224/49171 , H01L2224/73207 , H01L2224/73253 , H01L2224/73265 , H01L2224/81193 , H01L2224/81194 , H01L2224/97 , H01L2225/0651 , H01L2225/06513 , H01L2225/06541 , H01L2924/00014 , H01L2924/12042 , H01L2924/15151 , H01L2924/15159 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L2224/81 , H01L2224/83 , H01L2224/85 , H01L2924/00 , H01L2224/05552
Abstract: 公开了半导体封装件及形成所述半导体封装件的方法。在所述半导体封装件和所述方法中，封装基板包括不与半导体芯片堆叠的孔。因此，可以在无空隙的情况下形成模制层。
-
公开(公告)号：CN117995786A
公开(公告)日：2024-05-07
申请号：CN202310875705.7
申请日：2023-07-17
Applicant: 三星电子株式会社
Abstract: 一种半导体封装，包括：衬底，包括衬底焊盘和多个过孔，该衬底在衬底的顶表面上具有第一沟槽；以及在衬底上的芯片堆叠，包括半导体芯片。第一半导体芯片的芯片焊盘接合到衬底的衬底焊盘，该第一半导体芯片是半导体芯片中的最下半导体芯片。芯片焊盘和衬底焊盘由相同的金属材料形成。当在平面图中观察时，第一沟槽与第一半导体芯片的角部重叠。
-
公开(公告)号：CN117525021A
公开(公告)日：2024-02-06
申请号：CN202310963829.0
申请日：2023-08-02
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L21/48 , H01L21/60 , H10B80/00
Abstract: 一种半导体封装包括：第一半导体芯片，包括第一基板、设置在第一基板的前表面上的多个第一焊盘、围绕所述多个第一焊盘的第一绝缘层、以及设置在第一基板和所述多个第一焊盘之间并电连接到所述多个第一焊盘的多个布线图案；以及第二半导体芯片，设置在第一半导体芯片下方并包括第二基板、设置在第二基板上并接触所述多个第一焊盘的多个第二焊盘、围绕所述多个第二焊盘并接触第一绝缘层的第二绝缘层、以及穿透第二基板以连接到所述多个第二焊盘的多个贯穿电极。
-
公开(公告)号：CN117457617A
公开(公告)日：2024-01-26
申请号：CN202310924283.8
申请日：2023-07-25
Applicant: 三星电子株式会社
IPC: H01L23/498 , H10B80/00
Abstract: 一种半导体封装件包括：第一半导体芯片；多个第二半导体芯片，其堆叠在所述第一半导体芯片上并且具有比所述第一半导体芯片的宽度窄的宽度；以及模制层，其在第一半导体芯片的上表面上。所述第一半导体芯片包括：第一前表面焊盘、被划分为第一区域和第二区域的第一后表面绝缘层、在所述第一区域中的第一后表面焊盘、在所述第二区域中的虚设焊盘、以及将所述第一前表面焊盘和所述第一后表面焊盘彼此电连接的第一贯穿电极，其中，每个所述虚设焊盘的上表面上设置有金属氧化物膜。所述多个第二半导体芯片中的每个第二半导体芯片包括第二前表面焊盘、第二后表面焊盘、以及将所述第二前表面焊盘和所述第二后表面焊盘彼此电连接的第二贯穿电极。
-
Patent Agency Ranking
公开(公告)号：CN111146195B
公开(公告)日：2024-08-30
申请号：CN201910719827.0
申请日：2019-08-06
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件、测试其的方法和制造其的方法。所述半导体器件包括：功能电路；多个静电放电(ESD)保护电路，所述多个ESD保护电路独立于所述功能电路形成，其中，所述多个ESD保护电路均包括具有不同尺寸和电容的多个结，所述多个ESD保护电路被配置为分别在制造所述半导体器件的不同工艺中执行ESD测试；以及多个测试焊盘，所述多个测试焊盘分别连接到所述多个ESD保护电路和所述功能电路，其中，所述多个测试焊盘均被配置为接收用于所述ESD测试的测试信号。
-
公开(公告)号：CN106549001B
公开(公告)日：2021-04-06
申请号：CN201610675009.1
申请日：2016-08-16
Applicant: 三星电子株式会社
IPC: H01L23/498
Abstract: 公开了具有再分布焊盘的半导体装置。所述半导体装置包括设置在半导体基板上的多个电焊盘以及电连接到电焊盘和外部端子的多个再分布焊盘。所述多个再分布焊盘包括构成用于第一电信号的传输路径的多个第一再分布焊盘以及构成用于与第一电信号不同的第二电信号的传输路径的至少一个第二再分布焊盘。第一再分布焊盘布置在半导体基板上以形成至少两行，所述至少一个第二再分布焊盘设置在所述至少两行第一再分布焊盘之间。
-
公开(公告)号：CN118057610A
公开(公告)日：2024-05-21
申请号：CN202311547747.4
申请日：2023-11-20
Applicant: 三星电子株式会社
IPC: H01L25/16 , H01L23/31 , H01L23/498 , H01L23/538
Abstract: 提供了一种半导体封装件。所述半导体封装件包括：第一半导体芯片；芯片堆叠件，所述芯片堆叠件包括堆叠在所述第一半导体芯片上的多个第二半导体芯片；第一模制层，所述第一模制层与所述第一半导体芯片的上表面和所述芯片堆叠件的侧表面接触，并且暴露所述芯片堆叠件的上表面；接合层，所述接合层与所述第一模制层的上表面和所述芯片堆叠件的所述上表面接触；虚设半导体芯片，所述虚设半导体芯片位于所述接合层上；以及第二模制层，所述第二模制层位于所述虚设半导体芯片的至少一部分上并且位于所述接合层上，其中，所述芯片堆叠件的所述上表面具有波浪状形状，并且所述接合层的上表面是平坦的。
-
公开(公告)号：CN117712095A
公开(公告)日：2024-03-15
申请号：CN202310923202.2
申请日：2023-07-26
Applicant: 三星电子株式会社
IPC: H01L23/544 , H01L23/488 , H01L23/48 , H10B80/00
Abstract: 半导体封装件包括：衬底；衬底上的第一半导体芯片，包括第一半导体衬底和第一半导体衬底第一表面上的第一测试图案；第一半导体芯片上的第二半导体芯片，包括第二半导体衬底和第二半导体衬底第二表面上的第二测试图案。第一和第二半导体芯片接合以允许第一测试图案面对第二测试图案。第一测试图案包括第一内焊盘、第一连接焊盘和第一外焊盘。第二测试图案包括接合至第一内焊盘的第二内焊盘、接合至第一外焊盘的第二外焊盘和接合至第一连接焊盘的第二连接焊盘。第一和第二连接焊盘串联以彼此交替连接并形成串联布线图案，从而每个第一连接焊盘在沿串联布线图案的一方向上连接至另一第一连接焊盘并在沿串联布线图案的反方向上连接至第二连接焊盘。
-
公开(公告)号：CN111146195A
公开(公告)日：2020-05-12
申请号：CN201910719827.0
申请日：2019-08-06
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件、测试其的方法和制造其的方法。所述半导体器件包括：功能电路；多个静电放电(ESD)保护电路，所述多个ESD保护电路独立于所述功能电路形成，其中，所述多个ESD保护电路均包括具有不同尺寸和电容的多个结，所述多个ESD保护电路被配置为分别在制造所述半导体器件的不同工艺中执行ESD测试；以及多个测试焊盘，所述多个测试焊盘分别连接到所述多个ESD保护电路和所述功能电路，其中，所述多个测试焊盘均被配置为接收用于所述ESD测试的测试信号。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.109 seconds)
