公开(公告)号：CN115605024A

公开(公告)日：2023-01-13

申请号：CN202210392231.6

申请日：2022-04-14

Applicant: 三星电子株式会社(KR)

Inventor： 金宰浩 ,  金智源 ,  金俊成 ,  成锡江 ,  李相燉 ,  李钟旻 ,  郑恩宅

IPC: H10B41/10 ,  H10B41/30 ,  H10B41/40 ,  H10B41/27

Abstract: 提供一种三维半导体器件，该三维半导体器件包括：衬底；堆叠结构，包括在衬底上的栅电极和在栅电极上彼此间隔开的串选择电极；第一分离结构，跨过堆叠结构在第一方向上延伸并位于串选择电极之间；竖直沟道结构，穿透堆叠结构；以及位线，连接到竖直沟道结构并在第二方向上延伸。竖直沟道结构的第一子集共同连接到位线之一。第一子集的竖直沟道结构可以跨过第一分离结构在第二方向上彼此相邻。串选择电极中的每一个可以围绕第一子集的竖直沟道结构中的每一个竖直沟道结构。

公开(公告)号：CN115472616A

公开(公告)日：2022-12-13

申请号：CN202210644756.4

申请日：2022-06-08

Applicant: 三星电子株式会社

Inventor： 金智源 ,  李相燉 ,  黄盛珉 ,  成锡江

IPC: H01L27/11524 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582 ,  H01L25/18

Abstract: 提供了一种半导体器件及包括该半导体器件的数据存储系统。该半导体器件包括：堆叠结构；第一分离图案，穿过堆叠结构；第二分离图案，在第一分离图案之间穿过堆叠结构的至少一部分；以及切割沟道结构，穿过堆叠结构并且具有被第二分离图案部分地切割的端部。切割沟道结构的沟道层具有被第二分离图案切割的环形，从而沟道层的端部彼此间隔开。

公开(公告)号：CN115377114A

公开(公告)日：2022-11-22

申请号：CN202210126976.8

申请日：2022-02-10

Applicant: 三星电子株式会社

Inventor： 李相燉 ,  金智源 ,  黄盛珉 ,  成锡江

IPC: H01L27/11582 ,  H01L27/11556

Abstract: 公开了三维半导体存储器件和包括三维半导体存储器件的电子系统。该器件包括：基板；单元阵列结构，设置在基板上以包括多个彼此间隔开的堆叠电极，该电极中最上面的一个电极是第一串选择线；竖直沟道结构，设置为贯穿单元阵列结构并连接至基板；导电焊盘，设置在竖直沟道结构的上部中；位线，位于单元阵列结构上；位线接触部，将位线电连接至导电焊盘；以及切割结构，贯穿第一串选择线。切割结构贯穿导电焊盘的一部分。位线接触部的底表面包括分别与导电焊盘和切割结构接触的第一底表面和第二底表面。