半导体封装件
    1.
    发明公开

    公开(公告)号:CN110098158A

    公开(公告)日:2019-08-06

    申请号:CN201910083632.1

    申请日:2019-01-29

    Inventor: 李秀昶

    Abstract: 提供一种半导体封装件,其包括:基底,具有第一表面和与第一表面背对的第二表面;多个第一垫和多个第二垫,分别设置在第一表面和第二表面上并彼此电连接;半导体芯片,设置在第一表面上并连接到多个第一垫;虚设芯片,具有与半导体芯片的一个侧表面面对的侧表面,设置在第一表面上并在与第一表面平行的方向上与半导体芯片分隔开,虚设芯片在与第一表面垂直的方向上具有比半导体芯片的上表面低的上表面;底填件,设置在半导体芯片与第一表面之间,具有在与第一表面垂直的方向上沿着半导体芯片和虚设芯片的彼此面对的侧表面延伸的延伸部分,延伸部分的上端部设置为比半导体芯片的上表面低;密封材料,设置在第一表面上并密封半导体芯片和虚设芯片。

    具有加强结构的半导体封装件

    公开(公告)号:CN112820702B

    公开(公告)日:2025-01-21

    申请号:CN202010550378.4

    申请日:2020-06-16

    Abstract: 公开了一种具有加强结构的半导体封装件。所述半导体封装件包括基板、位于所述基板上的内插件以及均位于所述内插件上的第一逻辑芯片、第二逻辑芯片、存储器堆叠和加强芯片。所述第一逻辑芯片和所述第二逻辑芯片彼此相邻。每个存储器堆叠与所述第一逻辑芯片和所述第二逻辑芯片中的相应的逻辑芯片相邻。每个存储器堆叠包括多个堆叠的存储器芯片。每个加强芯片设置在相应的存储器堆叠之间,以与所述第一逻辑芯片与所述第二逻辑芯片之间的边界区域对齐且交叠。

    半导体封装件
    4.
    发明授权

    公开(公告)号:CN110098158B

    公开(公告)日:2024-05-31

    申请号:CN201910083632.1

    申请日:2019-01-29

    Inventor: 李秀昶

    Abstract: 提供一种半导体封装件,其包括:基底,具有第一表面和与第一表面背对的第二表面;多个第一垫和多个第二垫,分别设置在第一表面和第二表面上并彼此电连接;半导体芯片,设置在第一表面上并连接到多个第一垫;虚设芯片,具有与半导体芯片的一个侧表面面对的侧表面,设置在第一表面上并在与第一表面平行的方向上与半导体芯片分隔开,虚设芯片在与第一表面垂直的方向上具有比半导体芯片的上表面低的上表面;底填件,设置在半导体芯片与第一表面之间,具有在与第一表面垂直的方向上沿着半导体芯片和虚设芯片的彼此面对的侧表面延伸的延伸部分,延伸部分的上端部设置为比半导体芯片的上表面低;密封材料,设置在第一表面上并密封半导体芯片和虚设芯片。

    具有加强结构的半导体封装件

    公开(公告)号:CN112820702A

    公开(公告)日:2021-05-18

    申请号:CN202010550378.4

    申请日:2020-06-16

    Abstract: 公开了一种具有加强结构的半导体封装件。所述半导体封装件包括基板、位于所述基板上的内插件以及均位于所述内插件上的第一逻辑芯片、第二逻辑芯片、存储器堆叠和加强芯片。所述第一逻辑芯片和所述第二逻辑芯片彼此相邻。每个存储器堆叠与所述第一逻辑芯片和所述第二逻辑芯片中的相应的逻辑芯片相邻。每个存储器堆叠包括多个堆叠的存储器芯片。每个加强芯片设置在相应的存储器堆叠之间,以与所述第一逻辑芯片与所述第二逻辑芯片之间的边界区域对齐且交叠。

Patent Agency Ranking