-
公开(公告)号：CN113097213A
公开(公告)日：2021-07-09
申请号：CN202010951488.1
申请日：2020-09-11
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11573
Abstract: 提供了一种半导体装置。所述半导体装置包括：外围电路结构，设置在基底上；下堆叠件和上堆叠件，下堆叠件设置在外围电路结构上，上堆叠件设置在下堆叠件上，下堆叠件包括多个下绝缘层和与所述多个下绝缘层交替地堆叠的多条下字线；多个沟道结构，在单元阵列区中延伸穿过下堆叠件和上堆叠件；一对分隔绝缘层，竖直地延伸穿过下堆叠件和上堆叠件并且在水平方向上延伸，所述一对分隔绝缘层在竖直方向上彼此间隔开；以及字线分隔层，设置在下堆叠件的上部处并且当在平面图中观看时与所述一对分隔绝缘层交叉，字线分隔层竖直地延伸穿过所述多条下字线中的至少一条下字线。
-
公开(公告)号：CN104253130B
公开(公告)日：2019-05-14
申请号：CN201410301303.7
申请日：2014-06-27
Applicant: 三星电子株式会社
IPC: H01L27/11519 , H01L27/11556 , H01L27/11578 , H01L27/11582 , H01L27/11597 , H01L27/24 , H01L27/06 , H01L21/336 , H01L29/788 , H01L29/792 , H01L45/00
Abstract: 本公开提供了一种半导体器件。半导体器件包括在衬底的顶表面上方间隔开的栅极结构。栅极结构包括在与衬底的顶表面平行的第一方向上延伸的水平电极。隔离绝缘层填充栅极结构之间的间隔。多个单元柱贯穿水平电极并连接到衬底。多个单元柱包括最小间隔，该最小间隔由多个单元柱中的任两个之间的最短距离限定。水平电极的厚度大于单元柱的最小间隔。
-
公开(公告)号：CN115602562A
公开(公告)日：2023-01-13
申请号：CN202210805150.4
申请日：2022-07-08
Applicant: 三星电子株式会社(KR)
IPC: H01L21/66 , H10B41/35 , H10B41/41 , H10B41/20 , H10B43/35 , H10B43/40 , H10B43/20 , G11C7/18 , G11C8/14 , G11C16/04 , G11C16/24 , H01L23/544
Abstract: 提供了一种非易失性存储器件和包括该非易失性存储器件的非易失性存储系统。该非易失性存储器件包括：第一堆叠，其中第一导电图案和第一电介质层在第一方向上交替堆叠在基板上；第二堆叠，其中第二导电图案和第二电介质层与基板相反地在第一方向上交替堆叠在第一堆叠上；在第一方向上穿透第一堆叠的第一监测沟道结构；以及在第一方向上穿透第二堆叠并且在第一监测沟道结构上的第二监测沟道结构。第一监测沟道结构的与基板相反的顶部的宽度小于第二监测沟道结构的与第一监测沟道结构的顶部相邻的底部的宽度。
-
公开(公告)号：CN112216677A
公开(公告)日：2021-01-12
申请号：CN202010098442.X
申请日：2020-02-18
Applicant: 三星电子株式会社
IPC: H01L23/525 , H01L27/11524 , H01L27/11551 , H01L27/1157 , H01L27/11578
Abstract: 公开了一种半导体装置。所述半导体装置包括：基底，具有单元区、外围区和边界区；堆叠结构，位于单元区上并包括交替地堆叠的绝缘层和互连层；模制层，位于外围区和边界区上；选择线隔离图案，延伸到堆叠结构中；单元沟道结构，穿过堆叠结构；第一虚设图案，延伸到外围区上的模制层中，其中，第一虚设图案的上表面、选择线隔离图案的上表面和单元沟道结构的上表面是共面的，并且第一虚设图案中的至少一个从第一虚设图案的上表面、选择线隔离图案的上表面和单元沟道结构的上表面朝向基底平行于选择线隔离图案或单元沟道结构延伸。
-
Patent Agency Ranking
公开(公告)号：CN104253130A
公开(公告)日：2014-12-31
申请号：CN201410301303.7
申请日：2014-06-27
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L29/423
CPC classification number: H01L27/11578 , H01L27/0688 , H01L27/11519 , H01L27/11556 , H01L27/11582 , H01L27/11597 , H01L27/2409 , H01L27/2454 , H01L27/249 , H01L29/66825 , H01L29/66833 , H01L29/7889 , H01L29/7926 , H01L45/04 , H01L45/06 , H01L45/10 , H01L45/1226 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/148
Abstract: 本公开提供了一种半导体器件。半导体器件包括在衬底的顶表面上方间隔开的栅极结构。栅极结构包括在与衬底的顶表面平行的第一方向上延伸的水平电极。隔离绝缘层填充栅极结构之间的间隔。多个单元柱贯穿水平电极并连接到衬底。多个单元柱包括最小间隔，该最小间隔由多个单元柱中的任两个之间的最短距离限定。水平电极的厚度大于单元柱的最小间隔。
-
公开(公告)号：CN112151551B
公开(公告)日：2024-04-09
申请号：CN202010263662.3
申请日：2020-04-07
Applicant: 三星电子株式会社
Abstract: 一种集成电路装置包括：具有单元区域和互连区域的衬底；以及在衬底上的第一堆叠结构和在第一堆叠结构上的第二堆叠结构，第一和第二堆叠结构中的每个包括在单元区域和互连区域中一个接一个交替地堆叠的绝缘层和字线结构，其中，在互连区域中，第一堆叠结构包括贯穿第一堆叠结构的第一虚设沟道孔，第二堆叠结构包括连通地连接到第一虚设沟道孔的第二虚设沟道孔，第二虚设沟道孔贯穿第二堆叠结构，第一虚设沟道孔的最上端的第一虚设上宽度大于第二虚设沟道孔的最上端的第二虚设上宽度。
-
公开(公告)号：CN115715089A
公开(公告)日：2023-02-24
申请号：CN202211000316.1
申请日：2022-08-19
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置和数据存储系统。半导体装置包括：包括第一堆叠区域和第二堆叠区域的堆叠结构；穿透堆叠结构的第一分隔结构和第二分隔结构；以及穿透堆叠结构的竖直结构，其包括与第一分隔结构间隔不同长度的第一竖直存储器结构和第二竖直存储器结构。第一竖直存储器结构和第二竖直存储器结构各自包括穿透第一堆叠区域的下部分和穿透第二堆叠区域的上部分。第一竖直存储器结构的上部分的上部区域的中心和第二竖直存储器结构的上部分的上部区域的中心之间的第一距离不同于第一竖直存储器结构的下部分的上部区域的中心和第二竖直存储器结构的下部分的上部区域的中心之间的第二距离。
-
公开(公告)号：CN113611708A
公开(公告)日：2021-11-05
申请号：CN202110114716.4
申请日：2021-01-27
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/1157 , H01L27/11578 , H01L27/11582
Abstract: 一种竖直存储器件，包括：栅电极结构、沟道、电荷存储结构和划分图案。栅电极包括在第一方向上彼此间隔开的栅电极。沟道穿过栅电极结构延伸，并且包括第一部分和第一部分之上并且接触第一部分的第二部分。第二部分包括具有比第一部分的上表面的宽度小的宽度的下表面。电荷存储结构覆盖沟道的外侧壁。划分图案在沟道之间沿第二方向延伸，并且包括第一虚设沟道和覆盖第一虚设沟道的侧壁和下表面的第一虚设电荷存储结构。第一虚设沟道包括与沟道的材料相同的材料，并且第一虚设电荷存储结构包括与电荷存储结构相同的材料。
-
公开(公告)号：CN112151551A
公开(公告)日：2020-12-29
申请号：CN202010263662.3
申请日：2020-04-07
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11529 , H01L27/11556
Abstract: 一种集成电路装置包括：具有单元区域和互连区域的衬底；以及在衬底上的第一堆叠结构和在第一堆叠结构上的第二堆叠结构，第一和第二堆叠结构中的每个包括在单元区域和互连区域中一个接一个交替地堆叠的绝缘层和字线结构，其中，在互连区域中，第一堆叠结构包括贯穿第一堆叠结构的第一虚设沟道孔，第二堆叠结构包括连通地连接到第一虚设沟道孔的第二虚设沟道孔，第二虚设沟道孔贯穿第二堆叠结构，第一虚设沟道孔的最上端的第一虚设上宽度大于第二虚设沟道孔的最上端的第二虚设上宽度。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.031 seconds)
