-
公开(公告)号：CN107393927B
公开(公告)日：2021-09-28
申请号：CN201710307715.5
申请日：2017-05-04
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
Abstract: 本发明提供一种半导体器件以及制造半导体器件的方法。该半导体器件包括：交替地层叠在基板上的栅电极和层间绝缘层；穿过栅电极和层间绝缘层的沟道层；以及设置在栅电极和沟道层之间在沟道层的外表面上的栅电介质层。此外，沟道层包括第一区和第二区，第一区在垂直于基板的顶表面的方向上延伸，第二区在第一区的下部分中连接到第一区并且第二区在栅电介质层的底部分下面延伸。
-
公开(公告)号：CN107393927A
公开(公告)日：2017-11-24
申请号：CN201710307715.5
申请日：2017-05-04
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
CPC classification number: H01L27/11582 , G11C16/0466 , G11C16/0483 , H01L21/823885 , H01L21/8239 , H01L27/1157 , H01L27/11556
Abstract: 本发明提供一种半导体器件以及制造半导体器件的方法。该半导体器件包括：交替地层叠在基板上的栅电极和层间绝缘层；穿过栅电极和层间绝缘层的沟道层；以及设置在栅电极和沟道层之间在沟道层的外表面上的栅电介质层。此外，沟道层包括第一区和第二区，第一区在垂直于基板的顶表面的方向上延伸，第二区在第一区的下部分中连接到第一区并且包括关于基板的顶表面倾斜的面。
-
公开(公告)号：CN111952315A
公开(公告)日：2020-11-17
申请号：CN202010150059.4
申请日：2020-03-06
Applicant: 三星电子株式会社
IPC: H01L27/11568 , H01L27/11582
Abstract: 示例实施例公开了一种垂直存储器件及其制造方法。所述器件可以包括多个栅电极和多个绝缘图案以及穿透第一栅电极和第一绝缘图案的沟道。所述器件可以具有包括从沟道的外侧壁顺序堆叠的隧道绝缘图案、电荷俘获图案和阻挡图案的电荷存储结构。所述器件可以具有被所述隧道绝缘图案和所述电荷俘获图案围绕的掩埋图案结构。所述电荷俘获图案可以包括在水平方向上具有第一厚度的第一垂直部分和在所述水平方向上具有第二厚度的第二垂直部分，并且所述第一厚度可以小于或等于所述第二厚度。
-
公开(公告)号：CN108022929A
公开(公告)日：2018-05-11
申请号：CN201711064262.4
申请日：2017-11-02
Applicant: 三星电子株式会社
IPC: H01L27/11521 , H01L27/11526
CPC classification number: H01L27/11568 , H01L27/11521 , H01L27/11526 , H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 本发明公开了一种竖直存储器装置。该竖直存储器装置包括衬底，衬底具有单元阵列区和位于单元阵列区的外部的连接区。栅电极层堆叠在衬底的单元阵列区和连接区上，在连接区中形成台阶结构。沟道结构布置在单元阵列区中，在垂直于衬底的上表面的方向上延伸，同时穿过栅电极层。伪沟道结构布置在连接区中，与沟道结构在相同的方向上延伸，同时穿过形成台阶结构的栅电极层。第一半导体图案布置在沟道结构下方，并且第二半导体图案布置在伪沟道结构下方。第一半导体图案和第二半导体图案包括多晶半导体材料。
-
Patent Agency Ranking
公开(公告)号：CN108022929B
公开(公告)日：2023-07-04
申请号：CN201711064262.4
申请日：2017-11-02
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种竖直存储器装置。该竖直存储器装置包括衬底，衬底具有单元阵列区和位于单元阵列区的外部的连接区。栅电极层堆叠在衬底的单元阵列区和连接区上，在连接区中形成台阶结构。沟道结构布置在单元阵列区中，在垂直于衬底的上表面的方向上延伸，同时穿过栅电极层。伪沟道结构布置在连接区中，与沟道结构在相同的方向上延伸，同时穿过形成台阶结构的栅电极层。第一半导体图案布置在沟道结构下方，并且第二半导体图案布置在伪沟道结构下方。第一半导体图案和第二半导体图案包括多晶半导体材料。
-
公开(公告)号：CN108447868B
公开(公告)日：2022-07-01
申请号：CN201810189489.X
申请日：2017-05-04
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
Abstract: 本发明提供一种半导体器件以及制造半导体器件的方法。该半导体器件包括：交替地层叠在基板上的栅电极和层间绝缘层；穿过栅电极和层间绝缘层的沟道层；以及设置在栅电极和沟道层之间在沟道层的外表面上的栅电介质层。此外，沟道层包括第一区和第二区，第一区在垂直于基板的顶表面的方向上延伸，第二区在第一区的下部分中连接到第一区并且第二区在栅电介质层的底部分下面延伸。
-
-
公开(公告)号：CN108447868A
公开(公告)日：2018-08-24
申请号：CN201810189489.X
申请日：2017-05-04
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
CPC classification number: H01L27/11582 , G11C16/0466 , G11C16/0483 , H01L21/823885 , H01L21/8239 , H01L27/1157
Abstract: 本发明提供一种半导体器件以及制造半导体器件的方法。该半导体器件包括：交替地层叠在基板上的栅电极和层间绝缘层；穿过栅电极和层间绝缘层的沟道层；以及设置在栅电极和沟道层之间在沟道层的外表面上的栅电介质层。此外，沟道层包括第一区和第二区，第一区在垂直于基板的顶表面的方向上延伸，第二区在第一区的下部分中连接到第一区并且第二区在栅电介质层的底部分下面延伸。
-
公开(公告)号：CN106972024A
公开(公告)日：2017-07-21
申请号：CN201610909317.6
申请日：2016-10-18
Applicant: 三星电子株式会社
IPC: H01L27/11578
CPC classification number: H01L29/1083 , H01L21/764 , H01L27/1157 , H01L27/11582 , H01L27/11578 , H01L27/11575
Abstract: 本公开提供了三维半导体器件。一种三维(3D)半导体器件包括：多个栅电极，在垂直于基板的顶表面的方向上层叠在基板上；沟道结构，穿过该多个栅电极并连接到基板；以及孔隙，设置在基板中并位于沟道结构下面。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.03 seconds)
