-
公开(公告)号：CN119247699A
公开(公告)日：2025-01-03
申请号：CN202410622273.3
申请日：2024-05-20
Applicant: 三星电子株式会社
IPC: G03F7/20
Abstract: 一种优化重叠测量条件的方法，包括：对于多个重叠测量条件中的每个重叠测量条件，测量衬底的多个位置的重叠；对于多个重叠测量条件中的每一个，基于测量的重叠计算关键参数指数(KPI)；对于多个重叠测量条件中的每一个，将KPI转换为基于KPF的关键参数函数(KPF)值，其中，KPF中的每一个具有相同的维度表示；对于多个重叠测量条件中的每一个，整合KPF值以生成整合KPF值；以及基于与多个重叠测量条件中的每一个相关联的整合KPF值，从多个重叠测量条件当中选择优化的重叠测量条件。
-
公开(公告)号：CN118678662A
公开(公告)日：2024-09-20
申请号：CN202311531362.9
申请日：2023-11-16
Applicant: 三星电子株式会社
Abstract: 一种制造半导体器件的方法可以包括：提供包括单元区域和外围区域的衬底；在所述单元区域上形成单元栅极结构；在所述外围区域上形成外围栅极结构；在所述单元区域上形成位线结构；形成初步导电层以覆盖所述位线结构和所述外围栅极结构；和蚀刻所述初步导电层以形成定位焊盘和外围导电焊盘。蚀刻所述初步导电层可以包括在所述初步导电层上形成下层和光致抗蚀剂层，对所述光致抗蚀剂层执行第一曝光工艺，对所述光致抗蚀剂层执行第二曝光工艺，和使用所述光致抗蚀剂层和所述下层作为蚀刻掩模蚀刻所述初步导电层。所述第一曝光工艺可以将所述光致抗蚀剂层的位于所述单元区域上的部分曝露于光。
-
公开(公告)号：CN118248543A
公开(公告)日：2024-06-25
申请号：CN202311686775.4
申请日：2023-12-08
Applicant: 三星电子株式会社
IPC: H01L21/311 , H01L21/3213 , H01L21/66 , H10B12/00
Abstract: 提供了一种用于使用重叠测量来制造半导体器件的方法、以及通过该方法制造的半导体器件。该方法包括：在衬底上形成下图案，该下图案包括具有第一间距的下重叠键图案；在下图案上形成上图案，该上图案包括具有与第一间距不同的第二间距的上重叠键图案；测量下重叠键图案和上重叠键图案之间的重叠；去除上重叠键图案；以及在去除上重叠键图案之后，使用上图案作为蚀刻掩模来执行蚀刻工艺。
-
公开(公告)号：CN118033984A
公开(公告)日：2024-05-14
申请号：CN202311459747.9
申请日：2023-11-03
Applicant: 三星电子株式会社
IPC: G03F7/20
Abstract: 提供了一种用于有效校正由于晶片台退化引起的叠加的叠加校正方法，以及包括该叠加校正方法的曝光方法和半导体器件制造方法，其中该叠加校正方法包括：获取关于晶片的水准数据；将水准数据转换成叠加数据；通过照射尺寸分割将照射分割成子照射；从叠加数据提取针对每个子照射的模型；以及基于针对每个子照射的模型来校正曝光设备的叠加参数，其中以前馈方法将叠加参数的校正实时应用于晶片的曝光工艺。
-
公开(公告)号：CN118016521A
公开(公告)日：2024-05-10
申请号：CN202311243315.4
申请日：2023-09-25
Applicant: 三星电子株式会社
IPC: H01L21/027 , H01L21/66 , G03F7/20
Abstract: 一种控制半导体工艺的方法，包括：通过向形成在至少一个样本晶片上的第一光刻胶层照射第一剂量的极紫外(EUV)光来形成多个样本套刻键标；确定用于校正从多个样本套刻键标测量的样本套刻误差的样本校正参数；基于第一剂量和第二剂量之间的差来更新样本校正参数；基于经更新的样本校正参数，通过向形成在样本晶片上的第二光刻胶层照射第二剂量的极紫外光来形成多个主套刻键标；基于从多个主套刻键标测量的主套刻误差来确定主校正参数；以及基于主校正参数，对与样本晶片不同的晶片执行光刻工艺。
-
Patent Agency Ranking
公开(公告)号：CN108931882B
公开(公告)日：2023-03-10
申请号：CN201810299234.9
申请日：2018-04-04
Applicant: 三星电子株式会社
IPC: G03F1/26
Abstract: 提供了制造相移掩模的方法和制造半导体器件的方法。制造相移掩模的方法包括准备透射衬底，第一掩模区域和围绕第一掩模区域的第二掩模区域被限定在透射衬底上。在第一掩模区域中，主图案形成为在第一方向和垂直于第一方向的第二方向上具有第一节距。主图案的每个具有第一面积。在至少一行中，辅助图案以第一节距形成为围绕主图案。辅助图案的每个具有小于第一面积的第二面积。在第二掩模区域中，虚设图案形成为多个行。虚设图案以第一节距围绕辅助图案。虚设图案的每个具有大于第一面积的第三面积。
-
公开(公告)号：CN108206134B
公开(公告)日：2020-12-22
申请号：CN201711374869.2
申请日：2017-12-19
Applicant: 三星电子株式会社
IPC: H01L21/3213 , H01L49/02
Abstract: 一种形成微图案的方法包括：在基板上形成模层和支撑材料层；图案化模层和支撑材料层以形成凹槽图案；在凹槽图案中形成导体图案；去除支撑材料层的上部分以使得导体图案的上部分突出；在支撑材料层上形成嵌段共聚物层；处理嵌段共聚物层以将嵌段共聚物层相分离成多个嵌段部分；选择性地去除相分离的所述多个嵌段部分中的一些；以及去除支撑材料层以在与已去除的嵌段部分中的每个对应的位置处暴露模层。
-
公开(公告)号：CN1577092A
公开(公告)日：2005-02-09
申请号：CN200410047258.3
申请日：2004-05-28
Applicant: 三星电子株式会社
Inventor： 黄灿
CPC classification number: G02B27/0944 , G02B5/1866 , G02B5/32 , G02B27/09 , G02B27/425 , G03F7/70091 , G03F7/70158
Abstract: 一种包括衍射光学元件(DOE)的照明系统，具有粗糙表面的衍射光学元件(DOE)产生一种照明形状。包括粗糙表面的DOE产生具有角范围要素的多极照明形状，其中角范围要素是产生的多极照明形状的径向和角度的函数，以及其中角范围中的极点位置和极点尺寸随用于产生多极照明形状的径向范围而变化，以及使用该系统制造半导体器件的方法。
-
公开(公告)号：CN110544622B
公开(公告)日：2024-08-27
申请号：CN201910449558.0
申请日：2019-05-28
Applicant: 三星电子株式会社
IPC: H01L21/027 , H01L23/544
Abstract: 提供一种制造半导体装置的方法和一种形成套刻键图案的方法。所述制造半导体装置的方法包括提供包括第一区域和第二区域的基底。所述方法包括在基底上形成第一层。第一层具有在第一区域上的第一孔和在第二区域上的第二孔。所述方法包括在第一孔和第二孔中形成第二层。所述方法包括在基底的第二区域上形成掩模图案。所述方法包括对第二层进行抛光，以在第一孔中形成图案并且在第二孔中形成套刻键图案。套刻键图案的顶表面比第一孔中的图案的顶表面更远离基底。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.044 seconds)
