公开(公告)号：CN106537568B

公开(公告)日：2019-07-12

申请号：CN201580038164.6

申请日：2015-04-10

Applicant: 三菱电机株式会社

Inventor： 滨田宪治 ,  三浦成久 ,  中西洋介

IPC: H01L21/336 ,  C30B29/36 ,  C30B31/22 ,  H01L21/20 ,  H01L21/265 ,  H01L21/28 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L21/02694 ,  C30B29/36 ,  C30B31/185 ,  C30B31/22 ,  C30B33/02 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/265 ,  H01L21/28 ,  H01L21/7806 ,  H01L29/0834 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7813

Abstract: 本发明涉及半导体装置的制造方法及半导体装置。所述半导体装置的制造方法具备：准备在SiC支承衬底上配设了与上述SiC支承衬底相比杂质浓度为1万分之1以下、并且厚度为50μm以上的SiC外延生长层的SiC外延衬底的工序(a)；选择性地将杂质离子注入上述SiC外延衬底的第1主面而形成构成半导体元件的杂质区域的工序(b)；将规定的离子注入上述SiC外延衬底的第2主面而形成控制上述SiC外延衬底的翘曲的离子注入区域的工序(c)；和在上述工序(b)及工序(c)之后将上述SiC外延衬底加热的工序(d)。

公开(公告)号：CN109478513A

公开(公告)日：2019-03-15

申请号：CN201780041744.X

申请日：2017-06-05

Applicant: 三菱电机株式会社

Inventor： 滨田宪治 ,  小西和也 ,  海老原洪平

IPC: H01L21/336 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

Abstract: 目的在于提供一种能够提高闩锁破坏耐量的技术。半导体装置具备发射极区域、基极接触区域、埋入区域以及载流子捕获区域。发射极区域和基极接触区域在彼此邻接的状态下在基极区域的上表面内选择性地配设。埋入区域配设于基极接触区域或发射极区域的下方的漂移区域内。载流子捕获区域配设于埋入区域与基极区域之间，载流子寿命比漂移区域低。

公开(公告)号：CN105723499B

公开(公告)日：2018-11-06

申请号：CN201480062114.7

申请日：2014-09-02

Applicant: 三菱电机株式会社

Inventor： 滨田宪治 ,  今泉昌之

IPC: H01L21/329 ,  H01L21/265 ,  H01L21/322 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 本发明提供能够降低导通电阻的半导体装置的制造方法。本发明在基板(11)上形成漂移层(12)。另外，在漂移层表面形成离子注入层(13)。另外，在漂移层内形成剩余碳区域(31)。另外，对漂移层进行加热。在形成剩余碳区域的情况下，在比离子注入层和漂移层的界面深的区域中形成剩余碳区域。在对漂移层进行加热的情况下，激活离子注入层的杂质离子而形成激活层(113)，使晶格间碳原子扩散到激活层侧。

公开(公告)号：CN106537568A

公开(公告)日：2017-03-22

申请号：CN201580038164.6

申请日：2015-04-10

Applicant: 三菱电机株式会社

Inventor： 滨田宪治 ,  三浦成久 ,  中西洋介

IPC: H01L21/336 ,  C30B29/36 ,  C30B31/22 ,  H01L21/20 ,  H01L21/265 ,  H01L21/28 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L21/02694 ,  C30B29/36 ,  C30B31/185 ,  C30B31/22 ,  C30B33/02 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/265 ,  H01L21/28 ,  H01L21/7806 ,  H01L29/0834 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7813

Abstract: 本发明涉及半导体装置的制造方法及半导体装置。所述半导体装置的制造方法具备：准备在SiC支承衬底上配设了与上述SiC支承衬底相比杂质浓度为1万分之1以下、并且厚度为50μm以上的SiC外延生长层的SiC外延衬底的工序(a)；选择性地将杂质离子注入上述SiC外延衬底的第1主面而形成构成半导体元件的杂质区域的工序(b)；将规定的离子注入上述SiC外延衬底的第2主面而形成控制上述SiC外延衬底的翘曲的离子注入区域的工序(c)；和在上述工序(b)及工序(c)之后将上述SiC外延衬底加热的工序(d)。

公开(公告)号：CN109219889B

公开(公告)日：2021-07-06

申请号：CN201780034536.7

申请日：2017-04-10

Applicant: 三菱电机株式会社

Inventor： 滨田宪治 ,  海老原洪平

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12

Abstract: 本发明的目的在于提供一种在超级结构造中不仅在单元区域、在终端区域中也能够良好地确保耐压的半导体装置。基于本发明的半导体装置是具有单元区域(CL)和终端区域(ET)的半导体装置(1)，具备：第一导电类型的漂移区域(3)和第二导电类型的柱形区域(4)，在SiC基板(2)上沿厚度方向延伸，且在与厚度方向垂直的方向上从单元区域(CL)至端区域(ET)交替地形成；降低表面电场层(10)，在终端区域(ET)中，跨多个柱形区域(4)地形成，从漂移区域(3)和柱形区域(4)的表面向厚度方向形成；以及第二导电类型的高浓度区域(11)，形成于降低表面电场层(10)的表面内，杂质浓度比降低表面电场层(10)高，其中，在高浓度区域(11)的厚度方向的下方未形成柱形区域(4)。

公开(公告)号：CN105900221B

公开(公告)日：2019-01-22

申请号：CN201580004293.3

申请日：2015-02-06

Applicant: 三菱电机株式会社

Inventor： 滨田宪治 ,  三浦成久

IPC: H01L21/336 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

Abstract: 本发明提供一种半导体装置，具有在碳化硅半导体区域中形成的IGBT以及FWD，其中，IGBT具备在碳化硅半导体区域的一个主面侧形成的发射极电极、基极区域、发射极区域、在碳化硅半导体区域的另一个主面侧形成的集电极区域、集电极电极、与碳化硅半导体区域、发射极区域和基极区域相接的栅极绝缘膜以及与栅极绝缘膜对置的栅电极，FWD具备：基极接触区域，与发射极区域邻接，与发射极电极电连接；以及阴极区域，配设于碳化硅半导体区域的另一个主面侧的上层部，与集电极区域邻接地设置，与集电极电极电连接，IGBT还具备载流子陷阱减少区域，该载流子陷阱减少区域配设于集电极区域的上方的碳化硅半导体区域内的主电流的通电区域，载流子陷阱少于阴极区域的上方的碳化硅半导体区域内的载流子陷阱。

公开(公告)号：CN105723499A

公开(公告)日：2016-06-29

申请号：CN201480062114.7

申请日：2014-09-02

Applicant: 三菱电机株式会社

Inventor： 滨田宪治 ,  今泉昌之

IPC: H01L21/329 ,  H01L21/265 ,  H01L21/322 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L29/6606 ,  H01L21/046 ,  H01L21/322 ,  H01L29/0615 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/32 ,  H01L29/7395 ,  H01L29/744 ,  H01L29/8611 ,  H01L29/868

Abstract: 本发明提供能够降低导通电阻的半导体装置的制造方法。本发明在基板(11)上形成漂移层(12)。另外，在漂移层表面形成离子注入层(13)。另外，在漂移层内形成剩余碳区域(31)。另外，对漂移层进行加热。在形成剩余碳区域的情况下，在比离子注入层和漂移层的界面深的区域中形成剩余碳区域。在对漂移层进行加热的情况下，激活离子注入层的杂质离子而形成激活层(113)，使晶格间碳原子扩散到激活层侧。

公开(公告)号：CN109478513B

公开(公告)日：2021-09-28

申请号：CN201780041744.X

申请日：2017-06-05

Applicant: 三菱电机株式会社

Inventor： 滨田宪治 ,  小西和也 ,  海老原洪平

IPC: H01L21/336 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

Abstract: 目的在于提供一种能够提高闩锁破坏耐量的技术。半导体装置具备发射极区域、基极接触区域、埋入区域以及载流子捕获区域。发射极区域和基极接触区域在彼此邻接的状态下在基极区域的上表面内选择性地配设。埋入区域配设于基极接触区域或发射极区域的下方的漂移区域内。载流子捕获区域配设于埋入区域与基极区域之间，载流子寿命比漂移区域低。

公开(公告)号：CN109219889A

公开(公告)日：2019-01-15

申请号：CN201780034536.7

申请日：2017-04-10

Applicant: 三菱电机株式会社

Inventor： 滨田宪治 ,  海老原洪平

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12

Abstract: 本发明的目的在于提供一种在超级结构造中不仅在单元区域、在终端区域中也能够良好地确保耐压的半导体装置。基于本发明的半导体装置是具有单元区域(CL)和终端区域(ET)的半导体装置(1)，具备：第一导电类型的漂移区域(3)和第二导电类型的柱形区域(4)，在SiC基板(2)上沿厚度方向延伸，且在与厚度方向垂直的方向上从单元区域(CL)至端区域(ET)交替地形成；降低表面电场层(10)，在终端区域(ET)中，跨多个柱形区域(4)地形成，从漂移区域(3)和柱形区域(4)的表面向厚度方向形成；以及第二导电类型的高浓度区域(11)，形成于降低表面电场层(10)的表面内，杂质浓度比降低表面电场层(10)高，其中，在高浓度区域(11)的厚度方向的下方未形成柱形区域(4)。

公开(公告)号：CN105900221A

公开(公告)日：2016-08-24

申请号：CN201580004293.3

申请日：2015-02-06

Applicant: 三菱电机株式会社

Inventor： 滨田宪治 ,  三浦成久

IPC: H01L21/336 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/063 ,  H01L21/046 ,  H01L21/26506 ,  H01L27/0664 ,  H01L27/0727 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/32 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7397

Abstract: 本发明提供一种半导体装置，具有在碳化硅半导体区域中形成的IGBT以及FWD，其中，IGBT具备在碳化硅半导体区域的一个主面侧形成的发射极电极、基极区域、发射极区域、在碳化硅半导体区域的一个主面侧形成的集电极区域、集电极电极、与碳化硅半导体区域、发射极区域和基极区域相接的栅极绝缘膜以及与栅极绝缘膜对置的栅电极，FWD具备：基极接触区域，与发射极区域邻接，与发射极电极电连接；以及阴极区域，配设于碳化硅半导体区域的另一个主面侧的上层部，与集电极区域邻接地设置，与集电极电极电连接，IGBT还具备载流子陷阱减少区域，该载流子陷阱减少区域配设于集电极区域的上方的碳化硅半导体区域内的主电流的通电区域，载流子陷阱少于阴极区域的上方的碳化硅半导体区域内的载流子陷阱。