-
公开(公告)号：CN104333365B
公开(公告)日：2017-06-09
申请号：CN201410536431.X
申请日：2014-10-11
Applicant: 东南大学
IPC: H03K19/00
Abstract: 本发明公开了一种三段式时间数字转换(TDC)电路，时间间隔的测量由高段、中段和低段三部分分段量化完成。高段位TDC采用线性反馈移位寄存器(LFSR)结构，实现宽范围的测量；中段位TDC采用环形振荡器结构，通过均匀相位分辨搜寻高频时钟上升沿的位置，触发锁存信号和中段位计数信号，并用同步计数器完成中段测量；低段位环振TDC完成量化误差更精细的测量，采用与中段位相同的结构，并采用先译码后传输的方式。全部数据通过逻辑控制电路以二进制形式依次串行输出。相比传统的三段式TDC，本发明的TDC可以实现延迟单元复用，从而获得更优的架构设计及更小的版图面积。在相同的检测精度下，其产生的系统功耗明显降低，因此可应用于高速高精度的时间测量系统。
-
公开(公告)号：CN106338339B
公开(公告)日：2017-11-17
申请号：CN201610901963.8
申请日：2016-10-17
Applicant: 东南大学
IPC: G01J1/44
Abstract: 本发明公开了一种应用于阵列型单光子雪崩二极管的紧凑型检测淬灭电路，包括检测电路、门控电路、淬灭电路及脉宽可调的复位电路。该淬灭电路利用SPAD结电容对SPAD产生的雪崩电流进行I‑Q‑V积分变换将电流转换为电压信号，经单管比较器处理后输出脉冲信号，该脉冲信号通过反相器进行整形，并增加驱动能力。本发明一方面可有效减小版图面积和电路瞬态功耗，降低阵列型SPAD供电电源要求；另一方面可缩短淬灭时间，加快检测速度，减少非理想效应；同时，本发明采用外置电容方式实现单稳态电路，可针对不同探测器性能灵活调整复位脉宽时间。
-
Patent Agency Ranking
公开(公告)号：CN104333351B
公开(公告)日：2017-02-15
申请号：CN201410539314.9
申请日：2014-10-13
Applicant: 东南大学
IPC: H03K3/3562
Abstract: 本发明公开了一种带复位结构的高速主从型D触发器，包括主锁存器、从锁存器和用于复位上拉PMOS管。本发明对传统带复位结构的主从型DFF理论分析影响建立保持时间的因素，进行结构改进和参数优化，降低DFF的建立保持时间，提高DFF的性能，在保持电路工作稳定性的同时提高了DFF的工作速度，从而提高数字系统电路的工作频率。与传统主从式DFF触发器电路相比，本发明结构的DFF建立保持时间之和降低了近63％，有明显优势。此外，相对于传统DFF，本发明结构版图面积大大降低，因此本发明结构的DFF电路兼顾了速度和面积两个优势。
-
公开(公告)号：CN106338339A
公开(公告)日：2017-01-18
申请号：CN201610901963.8
申请日：2016-10-17
Applicant: 东南大学
IPC: G01J1/44
CPC classification number: G01J1/44 , G01J2001/442 , G01J2001/4466
Abstract: 本发明公开了一种应用于阵列型单光子雪崩二极管的紧凑型检测淬灭电路，包括检测电路、门控电路、淬灭电路及脉宽可调的复位电路。该淬灭电路利用SPAD结电容对SPAD产生的雪崩电流进行I-Q-V积分变换将电流转换为电压信号，经单管比较器处理后输出脉冲信号，该脉冲信号通过反相器进行整形，并增加驱动能力。本发明一方面可有效减小版图面积和电路瞬态功耗，降低阵列型SPAD供电电源要求；另一方面可缩短淬灭时间，加快检测速度，减少非理想效应；同时，本发明采用外置电容方式实现单稳态电路，可针对不同探测器性能灵活调整复位脉宽时间。
-
公开(公告)号：CN104333365A
公开(公告)日：2015-02-04
申请号：CN201410536431.X
申请日：2014-10-11
Applicant: 东南大学
IPC: H03K19/00
Abstract: 本发明公开了一种三段式时间数字转换(TDC)电路，时间间隔的测量由高段、中段和低段三部分分段量化完成。高段位TDC采用线性反馈移位寄存器(LFSR)结构，实现宽范围的测量；中段位TDC采用环形振荡器结构，通过均匀相位分辨搜寻高频时钟上升沿的位置，触发锁存信号和中段位计数信号，并用同步计数器完成中段测量；低段位环振TDC完成量化误差更精细的测量，采用与中段位相同的结构，并采用先译码后传输的方式。全部数据通过逻辑控制电路以二进制形式依次串行输出。相比传统的三段式TDC，本发明的TDC可以实现延迟单元复用，从而获得更优的架构设计及更小的版图面积。在相同的检测精度下，其产生的系统功耗明显降低，因此可应用于高速高精度的时间测量系统。
-
公开(公告)号：CN104333351A
公开(公告)日：2015-02-04
申请号：CN201410539314.9
申请日：2014-10-13
Applicant: 东南大学
IPC: H03K3/3562
Abstract: 本发明公开了一种带复位结构的高速主从型D触发器，包括主锁存器、从锁存器和用于复位上拉PMOS管。本发明对传统带复位结构的主从型DFF理论分析影响建立保持时间的因素，进行结构改进和参数优化，降低DFF的建立保持时间，提高DFF的性能，在保持电路工作稳定性的同时提高了DFF的工作速度，从而提高数字系统电路的工作频率。与传统主从式DFF触发器电路相比，本发明结构的DFF建立保持时间之和降低了近63％，有明显优势。此外，相对于传统DFF，本发明结构版图面积大大降低，因此本发明结构的DFF电路兼顾了速度和面积两个优势。
-
公开(公告)号：CN104300970A
公开(公告)日：2015-01-21
申请号：CN201410507854.9
申请日：2014-09-28
Applicant: 东南大学
Abstract: 本发明公开了一种基于DLL的压控环振型两段式时间数字转换电路，被测时段的数字量化采用粗计数测量与细计数分辨相结合的TDC转换。压控延迟单元的延迟时间受延迟链中延迟单元的级数与DLL调控，在DLL控制下压控环振产生的高频稳定时钟驱动多位伪随机序列LFSR计数，实现粗计数测量功能。高段粗计数TDC承担扩展转换量程的作用；与此同时，采用DLL调制的N级压控延迟环震荡结构，通过对环路中各节点均匀分布的相位分辨实现对粗测量TDC量化误差时间的细量化，从而提高量化精度。为兼顾降低面积与减小数据误码的共同要求，低段TDC采用内置的同频冗余译码处理方式。
-
-
-
-
-
-
Search Results
7
records
(took 0.024 seconds)
