-
公开(公告)号：CN114203901B
公开(公告)日：2025-05-13
申请号：CN202111512058.0
申请日：2021-12-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H10N70/00 , G11C11/4063 , G11C11/4074
Abstract: 本发明提供一种开关器件及存储器，该开关器件包括下电极、上电极及夹设于下电极与上电极之间的开关材料层，其中：开关材料层包括Te、Se和S中的至少一种元素；开关器件处于开启状态时，开关材料层呈液态，且禁带宽度为0；开关器件处于关闭状态时，开关材料层呈结晶态，且开关材料层与上电极之间形成肖特基势垒，开关材料层与下电极之间形成肖特基势垒。本发明的开关器件采用开关材料晶态‑液态‑晶态相变开关机理，具有开通电流大、漏电流小、阈值电压小、单元一致性高、与CMOS工艺兼容、热稳定好、元素简单、低毒性及可极度萎缩等优点，能够驱动相变存储单元、阻变存储单元、铁电存储单元、磁存储单元等存储单元，实现高密度三维信息存储。
-
公开(公告)号：CN119947122A
公开(公告)日：2025-05-06
申请号：CN202411944938.9
申请日：2024-12-27
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H10B63/10 , H10N70/00 , C23C16/34 , C23C16/455
Abstract: 本发明涉及一种半导体存储单元及其制备方法，包括基底、第一绝缘介质层、第二绝缘介质层、第四绝缘介质层；所述基底内设有底电极；所述第一绝缘介质层和第二绝缘介质层内设有“L”型纳米加热电极和第三绝缘介质层；所述加热电极底部连接底电极，顶部连接硫系化合物材料层；所述硫系化合物材料层顶部连接顶电极；所述加热电极的材料为含掺杂元素的过渡金属氮化物。本发明通过对加热电极材料的组分优化，提升了加热电极的加热效率，有助于降低半导体存储单元的操作功耗。
-
公开(公告)号：CN115036417B
公开(公告)日：2025-04-18
申请号：CN202210480717.5
申请日：2022-04-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H10B63/10
Abstract: 本发明涉及一种低功耗相变存储器的制备方法。该制备方法包括：(1)在衬底上生长第一介质层，并形成圆柱状底电极；(2)在第一介质层上形成第二介质层，光刻和刻蚀形成纵向的沟槽1，(3)在沟槽1内形成“倒几字”型相变材料层，回刻蚀；(4)在形成的侧壁相变结构上生长第三电介质层，然后生长第四电介质层并填满沟槽1，抛光；(5)生长导电薄膜层，并通过光刻和刻蚀形成纵向条状导电线条；(6)生长第五电介质层，然后生长第六电介质层并填满导电线条之间的沟槽2，抛光；(7)圆孔1光刻和刻蚀，孔内填充导电材料，然后抛光，形成顶电极。该方法制备的相变材料层以片状形式存在，大大减小了相变材料的体积有利于功耗的降低。
-
公开(公告)号：CN119543923A
公开(公告)日：2025-02-28
申请号：CN202411501508.X
申请日：2024-10-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03L7/085 , H03L7/089 , H03L7/093 , H03L7/099 , H03K19/003
Abstract: 本发明涉及一种抗辐射加固的鉴频鉴相器电路，包括：第一D触发器电路、第二D触发器电路、C单元电路和频率锁定指示单元电路；第一D触发器电路和第二D触发器电路的结构相同，均包括依次连接的第一DICE锁存器电路和第二DICE锁存器电路，DICE锁存器电路由置零信号和时钟信号进行控制；C单元电路的两个输入端分别与第一D触发器电路和第二D触发器电路的输出端相连，其输出信号作为置零信号反馈回第一D触发器电路和第二D触发器电路；频率锁定指示单元电路的输入端分别与第一D触发器电路和第二D触发器电路的输出端相连，输出端输出频率锁定指示信号。本发明实现了鉴频鉴相器电路的抗辐射加固设计。
-
公开(公告)号：CN118995056A
公开(公告)日：2024-11-22
申请号：CN202411129604.6
申请日：2024-08-16
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种含有二维材料的碳化硅抛光液，其中磨料包括α‑氧化铝和二维材料或仅为二维材料。本发明通过在磨料中引入二维材料，使得抛光液的抛光质量(包括结晶性能)、抛光速率和抛光表面亦获得很大提升，具有良好的应用前景。
-
Patent Agency Ranking
公开(公告)号：CN118588134A
公开(公告)日：2024-09-03
申请号：CN202410776753.5
申请日：2024-06-17
Applicant: 中国科学院上海微系统与信息技术研究所 , 张江国家实验室
Abstract: 本发明涉及一种半导体存储器高可靠操作方法，包括：使用预操作调整存储单元的写疲劳状态；每次重新调整单元写疲劳状态后，将待测单元分别操作到需要对应的初始态，然后对存储单元执行读循环操作，并获取对应的电阻值；将收集的电阻值与对应的写、读操作条件进行匹配分析，以筛选可使半导体存储器具有超长读耐久性的读操作电压，最后优化并验证筛选条件。通过本发明，半导体存储器在特定读操作电压下表现出超长的读耐久性，实现了高可靠操作，为面向存算一体的神经网络领域的应用提供了候选器件。
-
公开(公告)号：CN112668180B
公开(公告)日：2024-06-11
申请号：CN202011579036.1
申请日：2020-12-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种以存代算在线学习预测芯片及方法，通过在物联网前端利用较低的计算资源进行数据处理，从而减少数据传输和云中心计算压力，实现在前端设备进行在线学习并实时性数据更新的数据预测方案。使用以存储方式代替复杂计算的技术方式，构建存算单元阵列和单元间互连线。单元互连线连接各个存算单元，各个单元通过互连线连通协同工作解决复杂问题，存算单元内部包括：I/O访问、数据比对、误差统计、分辨聚类、任务管理、任务分发、预测收集及管理、模型输出等系统模块。本发明能够减少数据传输和云中心计算压力。
-
公开(公告)号：CN116645992A
公开(公告)日：2023-08-25
申请号：CN202310540163.8
申请日：2023-05-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明涉及一种三维相变存储器亚阈值数据读出电路和方法，其中，读出电路包括：灵敏放大器电路，用于比较位线电流和参考位线电流，并输出数据读出电压信号；钳位电压生成电路，用于向所述灵敏放大器电路提供钳位电压，通过所述钳位电压对所述相变存储阵列的位线的电压进行钳位；字线半偏置电压生成电路，用于向所述相变存储阵列提供字线半偏置电压；电流复制电路，用于抵消所述相变存储阵列产生的泄漏电流；单元参考电流生成电路，用于生成单个单元参考电流。本发明解决了三维相变存储器亚阈值读操作时因读窗口裕度小限制了存储阵列大小的问题。
-
公开(公告)号：CN112582371B
公开(公告)日：2023-07-25
申请号：CN202011465265.0
申请日：2020-12-14
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种三维智能微系统芯片，主要包括第一芯片、第二芯片和第三芯片；其中，第一芯片包括传感层。针对传统传感器(如MEMS)难以与CMOS集成的痛点，本发明将传感器、处理器、存储器通过晶圆级的集成封装可实现更高的集成密度，更好的鲁棒性，降低电气连接中的寄生电容，降低测试成本，是大阵列传感器实现的前提，数据在内部传输也降低了数据被窃取的风险；同时保持了多芯片方案更好的材料兼容性和更快的产品开发周期的优点。
-
公开(公告)号：CN110890122B
公开(公告)日：2023-05-05
申请号：CN201911099112.6
申请日：2019-11-12
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明公开了一种1S1R单元读控制电路，至少包括：选中单元读控制电路、阵列控制电路、第一低压差线性稳压器、第二低压差线性稳压器、灵敏放大器和1S1R阵列；阵列控制电路、第一低压差线性稳压器和灵敏放大器均与选中单元读控制电路连接；第二低压差线性稳压器和1S1R阵列均与阵列控制电路连接。实现了对选通器件不同状态的不同电压控制，保证了1S1R单元能被正确读取；在选通器件导通时，避免了存储器件两端的高电压，避免了读干扰，降低了功耗。
-
-
-
-
-
-
-
-
-
Search Results
956
records
(took 0.107 seconds)
