基于McWiLL协议的数据包检测方法及物理层设备

    公开(公告)号:CN106658547A

    公开(公告)日:2017-05-10

    申请号:CN201510726140.1

    申请日:2015-10-30

    Inventor: 王松 周顺伟

    CPC classification number: H04W24/02

    Abstract: 本发明公开了一种基于McWiLL协议的数据包检测方法及物理层设备,其中所述方法包括:物理层设备根据数据链路层设备下发的配置信息获取信道载荷数据包;所述物理层设备对所述信道载荷数据包进行有效性检测,将有效的信道载荷数据包发送至所述数据链路层设备进行处理。本发明实施例通过物理层设备对信道载荷数据包进行有效性检测,只将有效的信道载荷数据包发送至所述数据链路层设备进行处理,减少了物理层设备与数据链路层设备之间的数据传输量,能够提高数据传输效率。

    一种二维数组数据流在存储器上的读写方法及装置

    公开(公告)号:CN103677655A

    公开(公告)日:2014-03-26

    申请号:CN201210364001.5

    申请日:2012-09-26

    Inventor: 王松

    Abstract: 本发明提出二维数组在存储器上的读写方法,包括:1.1,每个R×C的二维数组单元划分成N×N个大小相同的子数据块,单位时间内存储器读写数据量均为N个子数据块;1.2,大小为R×C×(N+1)/N的存储器空间划分为(N+1)×N个子空间,并唯一编号;1.3,建立存储空间占用索引表,包含(N+1)×N个与子空间对应的索引项;1.4,依次将二维数组单元按照第一维度写入空闲的子空间,设置写入的子空间的索引项为占用;最早于第一个第二维度的数组元素全部写入存储器之后开始读出操作:按照第二维度从存储器依次读出二维数组单元,设置读出的子空间的索引项为空闲,释放读出的子空间。本发明还提出了用于上述方法的装置。

    一种支持多模式的并行FFT信号处理器及方法

    公开(公告)号:CN103634241A

    公开(公告)日:2014-03-12

    申请号:CN201210309398.8

    申请日:2012-08-28

    Inventor: 王松

    Abstract: 本发明提出一种支持多模式的并行FFT信号处理器,包括:1个多路分集模块,基于按时间抽选的基-2P FFT算法,将每路输入数据流平均分组并输出;2K个FFT变换模块,对连接到其输入端子的数据流做FFT变换;1个FFT数据后处理模块,基于按时间抽选的基-2P FFT算法,将每路输入数据流的FFT变换结果在频域分组并行输出。本发明还提出一种支持多模式的并行FFT信号处理方法。本发明在完全匹配了通信系统的最大等效带宽数据处理总能力的基础上,实现了对通信系统的多模式FFT处理的兼容。

    一种支持多芯片架构的基带信号处理器及其处理方法

    公开(公告)号:CN103685086B

    公开(公告)日:2017-05-24

    申请号:CN201210330012.1

    申请日:2012-09-07

    Inventor: 王松 詹志勇

    Abstract: 本发明提出一种支持多芯片架构的基带信号处理器,包括:主控制单元;射频接口单元;数据分集单元,用于各个基带信号处理器之间的数据交换、控制参数、反馈参数的收集打包和拆包分发;芯片互联接口单元,用于基带信号处理器间的高速数据交换和必要的握手信号的交互;符号级处理单元;FFT校正单元,基于FFT的时间抽取算法,对分块处理的FFT数据进行校正,获得高阶快速傅立叶变换结果;码块级处理单元;存储器单元。本发明还提出一种用于上述基带信号处理器的处理方法。本发明在传统基带信号处理器的结构上增加部分处理单元,可以在增加很少处理资源和处理开销的代价下,采用多芯片架构的方式来构建高带宽的基带信号处理器。

    一种二维数组数据流在存储器上的读写方法及装置

    公开(公告)号:CN103677655B

    公开(公告)日:2016-12-21

    申请号:CN201210364001.5

    申请日:2012-09-26

    Inventor: 王松

    Abstract: 本发明提出二维数组在存储器上的读写方法,包括:1.1,每个R×C的二维数组单元划分成N×N个大小相同的子数据块,单位时间内存储器读写数据量均为N个子数据块;1.2,大小为R×C×(N+1)/N的存储器空间划分为(N+1)×N个子空间,并唯一编号;1.3,建立存储空间占用索引表,包含(N+1)×N个与子空间对应的索引项;1.4,依次将二维数组单元按照第一维度写入空闲的子空间,设置写入的子空间的索引项为占用;最早于第一个第二维度的数组元素全部写入存储器之后开始读出操作:按照第二维度从存储器依次读出二维数组单元,设置读出的子空间的索引项为空闲,释放读出的子空间。本发明还提出了用于上述方法的装置。

    一种通信基带处理的流程控制方法和硬件加速器电路

    公开(公告)号:CN104184687B

    公开(公告)日:2018-03-09

    申请号:CN201310195204.0

    申请日:2013-05-23

    Abstract: 本发明提出一种通信基带处理的流程控制方法,该方法包括:DSP/MCU处理器将物理层处理流程的控制指令转化为以帧为单位的控制参数链表,所述链表的链表单元包括头指针、信息载荷区和尾指针,链表单元之间通过指针相互连接,每个链表单元的信息载荷区包含了一个帧的所有控制参数;硬件加速器自动读取并解析控制参数链表,根据解析出的控制参数执行相应的物理层流程处理,并向DSP/MCU处理器反馈处理结果。本发明还提出一种通信基带处理的硬件加速器电路,包含:一个DMA模块、一个链表解析模块、一个指令调度模块、一个中央控制器和多个物理层处理单元。

    一种通信基带处理的流程控制方法和硬件加速器电路

    公开(公告)号:CN104184687A

    公开(公告)日:2014-12-03

    申请号:CN201310195204.0

    申请日:2013-05-23

    Abstract: 本发明提出一种通信基带处理的流程控制方法,该方法包括:DSP/MCU处理器将物理层处理流程的控制指令转化为以帧为单位的控制参数链表,所述链表的链表单元包括头指针、信息载荷区和尾指针,链表单元之间通过指针相互连接,每个链表单元的信息载荷区包含了一个帧的所有控制参数;硬件加速器自动读取并解析控制参数链表,根据解析出的控制参数执行相应的物理层流程处理,并向DSP/MCU处理器反馈处理结果。本发明还提出一种通信基带处理的硬件加速器电路,包含:一个DMA模块、一个链表解析模块、一个指令调度模块、一个中央控制器和多个物理层处理单元。

    一种芯片的BOOTROM启动配置方法及装置

    公开(公告)号:CN107450935A

    公开(公告)日:2017-12-08

    申请号:CN201610367603.4

    申请日:2016-05-30

    Inventor: 李伟 王松

    Abstract: 本发明公开了一种芯片的BOOTROM启动配置方法及装置,芯片的BOOTROM启动配置方法,包括:当确定芯片通过BOOTROM软件启动或者下载时,触发BOOTROM软件;确定所述芯片的外接晶振类型;根据所述外接晶振类型,以及与所述外接晶振类型对应的系统配置策略,完成相应的系统配置;在所述系统配置完成后,执行标准BOOTROM启动或者下载流程。本发明的技术方案使系统可以支持多种外部晶振输入,当芯片为了满足不同需求,需要更换外部晶振时,不需要修改BOOTROM代码,使芯片自适应变化。

    一种通过寻呼检测降低终端功耗的方法和专用装置

    公开(公告)号:CN104427591A

    公开(公告)日:2015-03-18

    申请号:CN201310369450.3

    申请日:2013-08-22

    Inventor: 王松 黄其华

    CPC classification number: Y02D70/00 H04W52/0209

    Abstract: 本发明提出一种通过寻呼检测降低终端功耗的方法,包括以下步骤:a,网络侧设定物理广播信道在特定时隙的特定物理子信道上;b,终端向网络侧发出睡眠请求,网络侧给终端分配唤醒寻呼号,终端设置唤醒周期、唤醒寻呼号等,进入睡眠状态;c,网络侧发送唤醒寻呼消息,携带需要寻呼的终端的唤醒寻呼号;d,终端侧的寻呼检测专用装置依据唤醒周期定时启动,检测出物理广播信道,解析唤醒寻呼消息,判断唤醒寻呼号与本终端保存的唤醒寻呼号是否相同,如果相同则唤醒基带处理器,恢复终端与网络的连接,否则放弃唤醒,继续睡眠。本发明简化了睡眠终端寻呼检测过程,减少了终端唤醒、寻呼检测的功耗,延长了终端待机时间。

    一种支持多模式的并行FFT信号处理器及方法

    公开(公告)号:CN103634241B

    公开(公告)日:2017-06-20

    申请号:CN201210309398.8

    申请日:2012-08-28

    Inventor: 王松

    Abstract: 本发明提出一种支持多模式的并行FFT信号处理器,包括:1个多路分集模块,基于按时间抽选的基‑2P FFT算法,将每路输入数据流平均分组并输出;2K个FFT变换模块,对连接到其输入端子的数据流做FFT变换;1个FFT数据后处理模块,基于按时间抽选的基‑2P FFT算法,将每路输入数据流的FFT变换结果在频域分组并行输出。本发明还提出一种支持多模式的并行FFT信号处理方法。本发明在完全匹配了通信系统的最大等效带宽数据处理总能力的基础上,实现了对通信系统的多模式FFT处理的兼容。

Patent Agency Ranking