一种Virtex-7系列FPGA的测试系统
    1.
    发明公开

    公开(公告)号:CN118276959A

    公开(公告)日:2024-07-02

    申请号:CN202211710660.X

    申请日:2022-12-29

    Abstract: 本发明涉及一种Virtex‑7系列FPGA的测试系统,属于FPGA测试技术领域,解决了现有FPGA测试系统无法适用于超大规模FPGA的问题。该测试系统包括:配置FLASH,用于固化存储适配于待测FPGA的功能模块的配置程序;配置程序包括前置BIT流文件、以及每一功能模块的可执行BIT流文件;上电后,待测FPGA从配置FLASH中载入前置BIT流文件并进行前置配置;ATE测试系统,包括:指令存储模块,用于存储每一功能模块的配置指令和测试指令;配置和测试控制模块,用于向待测FPGA发送各功能模块的配置指令和测试指令,以便待测FPGA载入相应功能模块的可执行BIT流文件、并执行相应配置和测试过程,测试结束后输出测试观测信号;测试判断模块,用于基于测试观测信号判断该功能模块是否测试通过。

    一种NAND FLASH存储器并行测试及坏块回写方法

    公开(公告)号:CN112530508B

    公开(公告)日:2023-10-20

    申请号:CN201910873960.1

    申请日:2019-09-17

    Abstract: 本发明公开了一种NAND FLASH存储器并行测试及坏块回写方法,该方法包括:读取多个存储器ID并将存储器ID与预设ID进行比较,判断每个存储器是否初步合格;判断初步合格的存储器中每一个LUN的第0块是否为非坏块;分别确定每一个存储器中每一个LUN的初始坏块数量;判断每一个第0块为非坏块的存储器是否为空片;识别出测试过程中新产生的坏块,分别确定为空片的存储器中每一个逻辑单元的新产生的坏块数量并按照预定规则对新产生的坏块进行回写;基于每一个LUN的初始坏块数量和新产生的坏块数量判断对应存储器是否合格。本发明的方法能够实现多个NAND FLASH存储器的并行测试,能够有效识别出坏块并进行回写,提升了测试效率,同时对预设的原有标志位进行了保护。

    一种基于测试台的多端口UART通用功能测试方法

    公开(公告)号:CN111813616B

    公开(公告)日:2024-04-16

    申请号:CN202010642041.6

    申请日:2020-07-06

    Abstract: 本发明涉及一种基于测试台的多端口UART通用功能测试方法,属于电子元器件检测技术领域,解决了现有技术难以实现准确、简单的UART通用功能测试的问题。该方法包括如下步骤:连接待测UART芯片与所述测试台,并进行连接测试,若连接测试通过,则利用所述测试台初始化所述待测UART芯片;利用所述测试台对初始化后的待测UART芯片进行功能测试,其中,所述功能测试包括自动硬件流量控制功能测试;以及所述功能测试还包括数据接收功能测试、数据发送功能测试和回环功能测试中的一个或多个。

    一种MCU自测试方法
    4.
    发明公开

    公开(公告)号:CN117130837A

    公开(公告)日:2023-11-28

    申请号:CN202210550157.6

    申请日:2022-05-20

    Abstract: 本发明涉及一种MCU自测试方法,属于电子元器件检测技术领域,解决了现有MCU自测试无法覆盖较多测试项的问题。一种MCU自测试方法,包括:将承载待测MCU芯片及其正常工作需要的最小系统的测试接口板与ATE测试设备相连;生成MCU配置程序的可执行文件,并下载所述可执行文件到所述待测MCU芯片中;所述MCU配置程序存储每一测试项的测试程序;ATE测试设备按顺序向所述待测MCU芯片发送指向所述每一测试项的通信协议指令,所述待测MCU芯片根据通信协议指令,依次执行所述通信协议指令指向的测试项的测试程序,实现所述待测MCU芯片的测试。

    一种DSP芯片的多功能测试方法
    5.
    发明公开

    公开(公告)号:CN115934432A

    公开(公告)日:2023-04-07

    申请号:CN202110961638.1

    申请日:2021-08-20

    Abstract: 本发明公开了一种DSP芯片的多功能测试方法,属于电子元器件检测技术领域,解决了现有测试方法无法满足高性能DSP测试需求的问题。方法包括:ATE基于外挂FLASH中存储的DSP配置程序上电配置待测DSP芯片;ATE判断所述测试项目是否与外设相关,若相关,则ATE通过控制继电器使得待测DSP芯片中关联相应测试项目的管脚连接所述外设;否则,ATE通过控制继电器使得待测DSP芯片中的全部管脚连接所述ATE;ATE向所述DSP芯片发送所述测试项目对应的GPIO测试交互指令;所述待测DSP芯片基于接收到的所述GPIO测试交互指令,运行所述测试项目对应的测试配置子程序,并输出测试观测信号;ATE基于采集到的测试观测信号判断所述测试项目是否测试通过。

    一种基于ATE的DSP测试方法
    6.
    发明公开

    公开(公告)号:CN115904826A

    公开(公告)日:2023-04-04

    申请号:CN202110960321.6

    申请日:2021-08-20

    Abstract: 本发明公开了一种基于ATE的DSP测试方法,属于电子元器件检测技术领域,解决了现有测试方法无法满足高性能DSP测试需求的问题。一种基于ATE的DSP测试方法,所述方法包括:编写适配于待测DSP芯片的测试项目的DSP配置程序,并将所述DSP配置程序下载到所述待测DSP芯片的外挂FLASH中;所述DSP配置程序包括与每一测试项目对应的测试配置子程序;ATE基于外挂FLASH中的DSP配置程序上电配置待测DSP芯片;ATE向所述DSP芯片发送所述测试项目对应的GPIO测试交互指令;所述待测DSP芯片基于接收到的所述GPIO测试交互指令,运行所述测试项目对应的测试配置子程序,并输出测试观测信号;ATE基于采集到的测试观测信号判断所述测试项目是否测试通过。该测试方法能够满足高性能DSP测试需求。

    一种CAN总线控制器并行测试系统

    公开(公告)号:CN111641544B

    公开(公告)日:2021-11-30

    申请号:CN202010575475.9

    申请日:2020-06-22

    Abstract: 本发明涉及一种CAN总线控制器并行测试系统,属于电子元器件检测技术领域,解决了现有CAN总线控制器测试无法实现真实工作状态考量、调试和编写测试PATTERN繁琐、难度大的问题。系统包括:测试机台、多个CAN节点、通道控制组件;每个CAN节点均包括一个CAN总线控制器和一个CAN总线收发器,多个CAN总线收发器的CANL和CANH分别相连形成CAN总线;测试机台基于不同的测试模式配置多个CAN总线控制器,并监控其状态,得到测试结果;CAN总线控制器的配置端口与测试机台的数字通道相连;通道控制组件基于不同的测试模式控制第一通道和第二通道的切换;第一通道中CAN总线控制器的TX、RX端口与CAN总线收发器相连;第二通道中CAN总线控制器的TX、RX端口与测试机台的数字通道相连。

    一种NAND FLASH存储器并行测试及坏块回写方法

    公开(公告)号:CN112530508A

    公开(公告)日:2021-03-19

    申请号:CN201910873960.1

    申请日:2019-09-17

    Abstract: 本发明公开了一种NAND FLASH存储器并行测试及坏块回写方法,该方法包括:读取多个存储器ID并将存储器ID与预设ID进行比较,判断每个存储器是否初步合格;判断初步合格的存储器中每一个LUN的第0块是否为非坏块;分别确定每一个存储器中每一个LUN的初始坏块数量;判断每一个第0块为非坏块的存储器是否为空片;识别出测试过程中新产生的坏块,分别确定为空片的存储器中每一个逻辑单元的新产生的坏块数量并按照预定规则对新产生的坏块进行回写;基于每一个LUN的初始坏块数量和新产生的坏块数量判断对应存储器是否合格。本发明的方法能够实现多个NAND FLASH存储器的并行测试,能够有效识别出坏块并进行回写,提升了测试效率,同时对预设的原有标志位进行了保护。

    一种CAN总线控制器测试方法

    公开(公告)号:CN110941218B

    公开(公告)日:2021-02-26

    申请号:CN201911258666.6

    申请日:2019-12-10

    Abstract: 本发明涉及一种CAN总线控制器测试方法,属于电子元器件检测技术领域,解决了现有技术中缺少能够实现较为全面的CAN总线控制器测试的问题。CAN总线控制器测试方法,所述方法包括以下步骤:获取当前测试模式并进入相应的工作模式;所述当前测试模式为报文发送测试模式、报文接收测试模式、睡眠测试模式、滤波测试模式、仲裁失效测试模式;通过CAN总线控制器RX端构建对应该工作模式的CAN总线环境,在所述对应该工作模式的CAN总线环境下进行对所述CAN总线控制器在相应工作模式下的测试。该方法充分利用CAN总线控制器的RX端,为芯片营造CAN真实工作环境,以完成对芯片相应功能的测试。

    用于飞行器振动试验监测加速度量值的无线传感器系统

    公开(公告)号:CN112393863A

    公开(公告)日:2021-02-23

    申请号:CN201910699435.2

    申请日:2019-07-31

    Abstract: 本发明涉及无线测控技术领域,公开了一种用于飞行器振动试验监测加速度量值的无线传感器系统。该系统包括:无线传感器模块,用于根据采集指令采集环境中X、Y、Z三轴向加速度量值;控制模块,与所述无线传感器模块连接,用于向所述无线传感器模块发送采集指令并接收、处理、转发和存储所述无线传感器模块采集的加速度量值;无线模块,与所述控制模块连接,用于将处理后的加速度量值传输至上位机协调器以及与其他无线传感器通信;供电模块,用于为系统供电。由此,可以实时获取加速度参数,无需线缆连接,避免了复杂布线和飞行器空间占用问题。

Patent Agency Ranking