公开(公告)号：CN119854278A

公开(公告)日：2025-04-18

申请号：CN202411688359.2

申请日：2024-11-25

Applicant: 北京计算机技术及应用研究所

Inventor： 李明 ,  石梅林 ,  赵博颖 ,  苟向阳

IPC: H04L67/00 ,  G06F8/65 ,  H04L67/01 ,  H04L69/163

Abstract: 本发明涉及一种基于TCP协议远程更新SoC QSPI Flash的方法，属于FPGA和软件技术领域。本发明接收端的ZYNQ SoC作为服务端，发送端作为客户端将BOOT.bin文件数据上传给服务端；当客户端传输文件完成后，客户端向服务端发送更新命令，服务端接收到更新命令后启动更新，将文件数据写入到QSPI中；服务端将写入到QSPI中的数据读出以进行校验，校验成功后ZYNQ就可以重新以QSPI启动的方式启动，完成远程更新。本发明使用rawAPI用户编程接口实现相关功能，该技术可以实现无需外接JTAG即可完成QSPI Flash中BOOT文件的更新升级的效果，同时EDA软件提供的LWIP协议栈缩短了相关功能的开发周期。

公开(公告)号：CN116318412A

公开(公告)日：2023-06-23

申请号：CN202310343499.5

申请日：2023-04-03

Applicant: 北京计算机技术及应用研究所

Inventor： 石梅林 ,  聂建平 ,  张力

IPC: H04B10/40 ,  H04L69/06

Abstract: 本发明涉及一种基于国产化FPGA的SerDes高速通信系统，属于SerDes通信技术领域。本发明的系统包括以下部分：FPGA逻辑设计模块、发送模块、接收模块、时钟管理模块、差分串行数据接口和差分时钟接口。其中，FPGA逻辑设计模块、发送模块、接收模块和时钟处理模块均由FPGA实现。本发明提出的技术方案实现了在国产FPGA平台上进行高速SerDes数据通信，达到了应用要求；区别于现有技术通常采用的8B/10B编码方案，本发明中采用的64B/66B编码方式能有效提高数据传输效率，在高速数据传输应用环境下更具有优势；本发明简化了64B/66B编码设计，由IP核和自定义逻辑共同实现相关功能，有效地节省了成本与开发周期。

公开(公告)号：CN118606249A

公开(公告)日：2024-09-06

申请号：CN202410780144.7

申请日：2024-06-17

Applicant: 北京计算机技术及应用研究所

Inventor： 石梅林 ,  聂建平 ,  王文娟 ,  蒋慧 ,  李明 ,  王燕

IPC: G06F13/42 ,  G06F13/40

Abstract: 本发明涉及一种基于FPGA的SPI控制器的设计方法，属于总线控制领域。本发明在FPGA中设计如下模块：PCIe接口控制模块、数据缓存模块和SPI控制器模块；所述PCIe接口控制模块，用于传输固件数据，通过PCIe接口实现上位机与FPGA之间的PCIe接口通信，包括IP核、相关驱动和上位机软件，所述数据缓存模块，用于固件数据的缓存和接口速率匹配，包括自定义的FDMA IP核和FIFO，所述SPI控制器模块，用于使用Veri log语言实现相关SPI控制逻辑设计。本发明提出将设计的SPI控制器应用于现有通用FPGA系统中，可实现基于该SPI控制器的固件烧录、在线升级等操作。

公开(公告)号：CN118330433A

公开(公告)日：2024-07-12

申请号：CN202410482751.5

申请日：2024-04-22

Applicant: 北京计算机技术及应用研究所

Inventor： 王向 ,  聂建平 ,  苟向阳 ,  王文娟 ,  石梅林

IPC: G01R31/28 ,  G01R1/04

Abstract: 本发明涉及一种基于6U VPX板卡测试装置，属于测试工装技术领域。本发明。本发明的测试装置包括：公用的测试底板、接口板以及KJ30J矩形差分线缆组件。本发明实现了不同功能形态的6U VPX主板测试装置的统一，可以免去对每一功能形态主板进行测试底板新设计。测试底板相同，接口板复用。减少测试底板的重复设计，提高测试装置的通用性和可利用率，降低研发设计周期，节约测试底板的设计时间和研发成本、节约人力投入。本发明在板卡管理与资源整合上有极大的优势。

公开(公告)号：CN118226943A

公开(公告)日：2024-06-21

申请号：CN202410411496.5

申请日：2024-04-08

Applicant: 北京计算机技术及应用研究所

Inventor： 王文娟 ,  苟向阳 ,  朱迎波 ,  赵博颖 ,  王向 ,  石梅林 ,  宁春生

IPC: G06F1/26 ,  G06F13/40

Abstract: 本发明涉及一种主板时序控制电路，属于计算机技术领域。本发明的主板时序控制电路包括：+12V输入缓起电路、热插拔控制电路和模块电源级联控制电路，其中，模块电源级联控制电路包括：S5域电源控制电路、S3域电源控制电路和S0域电源控制电路。本发明提出一种硬件搭建的主板时序控制电路，本发明通过硬件搭建主板时序控制电路替代CPLD功能，具有降低了主板整体功耗和设计成本，减少了故障风险，同时也减少了板卡的占用面积，增加了元器件使用的灵活性等特点。