公开(公告)号：CN105049145A

公开(公告)日：2015-11-11

申请号：CN201510329974.9

申请日：2015-06-15

Applicant: 哈尔滨工业大学

Inventor： 王少军 ,  马宁 ,  姬耀 ,  崔新莹 ,  刘大同 ,  彭宇

IPC: H04J3/06 ,  H04L7/04

Abstract: 帧头快速同步系统及方法，属于卫星数传数据接收处理技术领域。本发明是为了解决随着卫传数据码速率级别的提高，现有帧头同步的方法无法满足数据处理速度要求的问题。本发明系统及方法能够实现数据高速通信的处理与同步，对从基地设备接收到的数据进行串并转化，并将数据以N bit位宽作为内部数据位宽进行处理，从而实现在一个时钟下同时处理N bit数据，满足了卫传数据的数据处理速度要求。本发明用于卫星数传数据的帧头快速同步。

公开(公告)号：CN105141352B

公开(公告)日：2018-04-24

申请号：CN201510443530.8

申请日：2015-07-24

Applicant: 哈尔滨工业大学

Inventor： 王少军 ,  马宁 ,  姬耀 ,  刘大同 ,  崔秀海 ,  彭宇

IPC: H04B7/185

Abstract: 一种卫星高速数传基带数据误码统计及帧排序处理系统及方法，本发明涉及卫星高速数传基带数据误码统计及帧排序处理系统及方法。本发明目的是为了解决现有技术在高码率条件下由误码率统计、帧识别分类及VCID排序组成的卫星数传数据系统性能低的问题。通过以下技术方案实现的：一种卫星高速数传基带数据误码统计及帧排序处理系统，其特征在于它包括：用于对输入数据缓存的前端缓存FIFO模块；用于对输入数据逐bit位比对的误码比对统计模块；用于相同VCID数据帧分类提取的帧识别分类模块；用于对同一VCID数据排序的VCID合路模块；用于对输出数据缓存的数据缓存FIFO模块。本发明应用于卫星数传技术领域。

公开(公告)号：CN105049145B

公开(公告)日：2017-09-26

申请号：CN201510329974.9

申请日：2015-06-15

Applicant: 哈尔滨工业大学

Inventor： 王少军 ,  马宁 ,  姬耀 ,  崔新莹 ,  刘大同 ,  彭宇

IPC: H04J3/06 ,  H04L7/04

Abstract: 帧头快速同步系统及方法，属于卫星数传数据接收处理技术领域。本发明是为了解决随着卫传数据码速率级别的提高，现有帧头同步的方法无法满足数据处理速度要求的问题。本发明系统及方法能够实现数据高速通信的处理与同步，对从基地设备接收到的数据进行串并转化，并将数据以N bit位宽作为内部数据位宽进行处理，从而实现在一个时钟下同时处理N bit数据，满足了卫传数据的数据处理速度要求。本发明用于卫星数传数据的帧头快速同步。

公开(公告)号：CN105141352A

公开(公告)日：2015-12-09

申请号：CN201510443530.8

申请日：2015-07-24

Applicant: 哈尔滨工业大学

Inventor： 王少军 ,  马宁 ,  姬耀 ,  刘大同 ,  崔秀海 ,  彭宇

IPC: H04B7/185

CPC classification number: H04B7/18578

Abstract: 一种卫星高速数传基带数据误码统计及帧排序处理系统及方法，本发明涉及卫星高速数传基带数据误码统计及帧排序处理系统及方法。本发明目的是为了解决现有技术在高码率条件下由误码率统计、帧识别分类及VCID排序组成的卫星数传数据系统性能低的问题。通过以下技术方案实现的：一种卫星高速数传基带数据误码统计及帧排序处理系统，其特征在于它包括：用于对输入数据缓存的前端缓存FIFO模块；用于对输入数据逐bit位比对的误码比对统计模块；用于相同VCID数据帧分类提取的帧识别分类模块；用于对同一VCID数据排序的VCID合路模块；用于对输出数据缓存的数据缓存FIFO模块。本发明应用于卫星数传技术领域。

公开(公告)号：CN105468547B

公开(公告)日：2018-07-06

申请号：CN201510796692.X

申请日：2015-11-18

Applicant: 哈尔滨工业大学

Inventor： 王少军 ,  马宁 ,  崔秀海 ,  刘大同 ,  刘瀚博 ,  姬耀

IPC: G06F13/16

Abstract: 一种基于AXI总线的便捷可配置帧数据存取控制系统，本发明涉及基于AXI总线的便捷可配置帧数据存取控制系统。本发明是要解决现有方法操作复杂，系统整体性能低的问题，而提供了一种基于AXI总线的便捷可配置帧数据存取控制系统。配置模块、缓冲模块、写地址发生器模块、读地址发生器模块、读状态机控制模块、写状态机控制模块与AXI总线控制模块；所述缓冲模块包括写入数据缓冲子模块、写入地址缓冲子模块、读出数据缓冲子模块、读出地址缓冲子模块。本发明应用于数据存取领域。

公开(公告)号：CN105468547A

公开(公告)日：2016-04-06

申请号：CN201510796692.X

申请日：2015-11-18

Applicant: 哈尔滨工业大学

Inventor： 王少军 ,  马宁 ,  崔秀海 ,  刘大同 ,  刘瀚博 ,  姬耀

IPC: G06F13/16

CPC classification number: G06F13/1673 ,  G06F2213/16

Abstract: 一种基于AXI总线的便捷可配置帧数据存取控制系统，本发明涉及基于AXI总线的便捷可配置帧数据存取控制系统。本发明是要解决现有方法操作复杂，系统整体性能低的问题，而提供了一种基于AXI总线的便捷可配置帧数据存取控制系统。配置模块、缓冲模块、写地址发生器模块、读地址发生器模块、读状态机控制模块、写状态机控制模块与AXI总线控制模块；所述缓冲模块包括写入数据缓冲子模块、写入地址缓冲子模块、读出数据缓冲子模块、读出地址缓冲子模块。本发明应用于数据存取领域。