公开(公告)号：CN110297801B

公开(公告)日：2023-02-24

申请号：CN201910175657.4

申请日：2019-03-08

Applicant: 塔塔咨询服务有限公司

Inventor： 马诺·卡鲁纳卡兰·南比亚尔 ,  斯瓦普尼·罗迪 ,  苏尼尔·阿南特·普拉尼克 ,  马赫什·达莫达尔·巴威

IPC: G06F15/173 ,  G06F15/78

Abstract: 本公开一般涉及用于为基于容错FPGA的事务系统提供正好一次事务语义的方法和系统。该系统包括服务器中的中间件组件以及客户端。服务器包括主机和FPGA。该FPGA控制事务执行(应用程序处理逻辑也驻留在FPGA中)，并借由改进式TCP实施方式提供高性能的容错。主机缓冲并持久化事务记录以进行故障恢复并实现正好一次事务语义。监视和故障检测组件跨FPGA和主机分布。通过取决于组件故障而在高性能模式和保守模式之间切换，可以在不牺牲性能的情况下实现正好一次事务语义。用于FPGA和主机之间连接的PCIE交换机确保即使主机发生故障FPGA也是可用的。当FPGA提供更高的处理元件和存储器时，可以消除主机。

公开(公告)号：CN111104401A

公开(公告)日：2020-05-05

申请号：CN201911030016.6

申请日：2019-10-28

Applicant: 塔塔咨询服务有限公司

Inventor： 马赫什·达莫达尔·巴威 ,  苏尼尔·阿南特·普拉尼克 ,  马诺·南比亚尔 ,  斯瓦普尼·罗迪

IPC: G06F16/22

Abstract: 数据处理和存储是许多应用的重要组成部分。常规的数据处理和存储系统利用全数组结构或全链表结构来存储数据，其中数组消耗大量的内存，而链表提供了缓慢的处理。因此，传统系统和方法不能同时优化内存消耗和时间效率。本公开公开了一种通过创建基于数组和链表的集成结构来存储数据的有效方式。数据通过使用基于增量的机制存储在基于数组和链表的集成结构中。基于增量的机制有助于确定应在基于数组和链表的集成结构中存储数据的位置。本公开结合了数组和链表结构两者的优点，从而减少内存消耗和等待时间。

公开(公告)号：CN110830285A

公开(公告)日：2020-02-21

申请号：CN201910736558.9

申请日：2019-08-09

Applicant: 塔塔咨询服务有限公司

Inventor： 马诺·卡鲁纳卡兰·南比亚尔 ,  斯瓦普尼·罗迪 ,  苏尼尔·普拉尼克 ,  马赫什·达莫达尔·巴威

IPC: H04L12/24 ,  H04L29/06

Abstract: 本文的公开内容描述了一种用于FPGA中间件框架的基于消息的通信和故障恢复的方法和系统。FPGA和中间件框架的组合提供了高吞吐量低延迟的消息传递，并且可以减少开发时间，这是因为大多数组件都可以重复使用。此外，在FPGA框架上建立的基于消息的通信架构执行中间件活动，其将在不同平台之间使用TCP/UDP实现可靠通信，而不管其部署如何。所提出的FPGA中间件框架通过使用无源FPGA与有源FPGA实时动态同步而在其操作期间提供了基于TCP的UDP的可靠通信以及在有源FPGA框架的故障转移期间具有最小延迟的故障恢复。

公开(公告)号：CN110297801A

公开(公告)日：2019-10-01

申请号：CN201910175657.4

申请日：2019-03-08

Applicant: 塔塔咨询服务有限公司

Inventor： 马诺·卡鲁纳卡兰·南比亚尔 ,  斯瓦普尼·罗迪 ,  苏尼尔·阿南特·普拉尼克 ,  马赫什·达莫达尔·巴威

IPC: G06F15/173 ,  G06F15/78

Abstract: 本公开一般涉及用于为基于容错FPGA的事务系统提供正好一次事务语义的方法和系统。该系统包括服务器中的中间件组件以及客户端。服务器包括主机和FPGA。该FPGA控制事务执行(应用程序处理逻辑也驻留在FPGA中)，并借由改进式TCP实施方式提供高性能的容错。主机缓冲并持久化事务记录以进行故障恢复并实现正好一次事务语义。监视和故障检测组件跨FPGA和主机分布。通过取决于组件故障而在高性能模式和保守模式之间切换，可以在不牺牲性能的情况下实现正好一次事务语义。用于FPGA和主机之间连接的PCIE交换机确保即使主机发生故障FPGA也是可用的。当FPGA提供更高的处理元件和存储器时，可以消除主机。

公开(公告)号：CN111104401B

公开(公告)日：2023-09-22

申请号：CN201911030016.6

申请日：2019-10-28

Applicant: 塔塔咨询服务有限公司

Inventor： 马赫什·达莫达尔·巴威 ,  苏尼尔·阿南特·普拉尼克 ,  马诺·南比亚尔 ,  斯瓦普尼·罗迪

IPC: G06F16/22

Abstract: 数据处理和存储是许多应用的重要组成部分。常规的数据处理和存储系统利用全数组结构或全链表结构来存储数据，其中数组消耗大量的内存，而链表提供了缓慢的处理。因此，传统系统和方法不能同时优化内存消耗和时间效率。本公开公开了一种通过创建基于数组和链表的集成结构来存储数据的有效方式。数据通过使用基于增量的机制存储在基于数组和链表的集成结构中。基于增量的机制有助于确定应在基于数组和链表的集成结构中存储数据的位置。本公开结合了数组和链表结构两者的优点，从而减少内存消耗和等待时间。

公开(公告)号：CN110830285B

公开(公告)日：2022-03-25

申请号：CN201910736558.9

申请日：2019-08-09

Applicant: 塔塔咨询服务有限公司

Inventor： 马诺·卡鲁纳卡兰·南比亚尔 ,  斯瓦普尼·罗迪 ,  苏尼尔·普拉尼克 ,  马赫什·达莫达尔·巴威

IPC: H04L41/0663 ,  H04L69/168 ,  H04L41/0654

Abstract: 本文的公开内容描述了一种用于FPGA中间件框架的基于消息的通信和故障恢复的方法和系统。FPGA和中间件框架的组合提供了高吞吐量低延迟的消息传递，并且可以减少开发时间，这是因为大多数组件都可以重复使用。此外，在FPGA框架上建立的基于消息的通信架构执行中间件活动，其将在不同平台之间使用TCP/UDP实现可靠通信，而不管其部署如何。所提出的FPGA中间件框架通过使用无源FPGA与有源FPGA实时动态同步而在其操作期间提供了基于TCP的UDP的可靠通信以及在有源FPGA框架的故障转移期间具有最小延迟的故障恢复。