-
公开(公告)号：CN101825852A
公开(公告)日：2010-09-08
申请号：CN200910179527.4
申请日：2009-10-12
Applicant: 富士施乐株式会社
CPC classification number: H04N1/00891 , G03G15/5079 , G03G15/55 , H04N1/00344 , H04N1/00978 , H04N1/00986 , H04N2201/0098
Abstract: 本发明涉及信息处理装置和用于控制信息处理装置的方法。所述信息处理装置包括：多个异常检测部，其设置在多个检测对象部位的每一个中，所述多个异常检测部按照预定的第一频度来检测由高温导致的异常；预兆检测部，其检测所述异常出现的预兆；以及控制器，当在预定时段内检测到所述预兆的次数大于预定次数时，所述控制器进行控制以将所述多个异常检测部的检测频度设置为高于所述第一频度的第二频度。
-
公开(公告)号：CN102841866A
公开(公告)日：2012-12-26
申请号：CN201210016672.2
申请日：2012-01-18
Applicant: 富士施乐株式会社
IPC: G06F13/16
CPC classification number: G06F9/30116 , G06F1/24 , G06F9/30141 , G06F9/4401
Abstract: 本发明提供了一种数据处理设备，其包括运算单元、可读写易失性寄存器、可读写非易失性存储器、第一和第二写入单元以及写回单元。所述运算单元执行算术运算和逻辑运算。所述可读写易失性寄存器存储在由所述运算单元执行的运算中使用的数据。所述可读写非易失性存储器与所述易失性寄存器并行地存储数据。存储在非易失性存储器中的数据为存储在易失性寄存器中的数据。第一写入单元将数据写入易失性寄存器中。每当数据被写入易失性寄存器中时，第二写入单元与第一写入单元并行地将数据写入非易失性存储器中。当电源被接通时，写回单元将存储在非易失性存储器中的数据写回到易失性寄存器中。
-
公开(公告)号：CN101825852B
公开(公告)日：2014-03-12
申请号：CN200910179527.4
申请日：2009-10-12
Applicant: 富士施乐株式会社
CPC classification number: H04N1/00891 , G03G15/5079 , G03G15/55 , H04N1/00344 , H04N1/00978 , H04N1/00986 , H04N2201/0098
Abstract: 本发明涉及信息处理装置和用于控制信息处理装置的方法。所述信息处理装置包括：多个异常检测部，其设置在多个检测对象部位的每一个中，所述多个异常检测部按照预定的第一频度来检测由高温导致的异常；预兆检测部，其检测所述异常出现的预兆；以及控制器，当在预定时段内检测到所述预兆的次数大于预定次数时，所述控制器进行控制以将所述多个异常检测部的检测频度设置为高于所述第一频度的第二频度。
-
公开(公告)号：CN102841797B
公开(公告)日：2017-03-01
申请号：CN201210015504.1
申请日：2012-01-18
Applicant: 富士施乐株式会社
IPC: G06F9/445
CPC classification number: G06F9/4411 , G06F9/4401
Abstract: 本发明提供了程序执行设备、图像处理设备和程序执行方法。该程序执行设备包括：非易失性存储器，其存储用于启动装备的程序和在该程序中所使用的变量，并且即使未供电其也保持所存储的程序和变量，该程序和变量能够被读出以及写入非易失性存储器中；执行单元，当在程序和变量未被存储在非易失性存储器的初始状态下指示启动该装备时，将所述程序和所述变量传送至非易失性存储器，并且接连地使用存储在非易失性存储器中的所述变量来执行所述程序，而且当再次指示启动装备时，使用存储在非易失性存储器中的所述变量来执行所述程序。
-
Patent Agency Ranking
公开(公告)号：CN103309425B
公开(公告)日：2016-12-21
申请号：CN201210447942.5
申请日：2012-11-09
Applicant: 富士施乐株式会社
CPC classification number: G06K15/02 , G06K15/40 , G06K15/406
Abstract: 本发明提供了一种图像形成装置和信息处理装置。图像形成装置包括：形成图像的图像形成单元和控制图像形成单元的控制器，其中控制器包括：执行第一程序的第一执行单元；第一主存储器，其包括第一非易失性存储器，连接至第一执行单元并且存储第一启动程序；第一发送和接收控制器，其连接至第一总线，控制数据的发送和接收并且包括易失性存储器；第二执行单元，其连接至第一执行单元并且执行第二程序；第二主存储器，其包括第二非易失性存储器，连接至所述第二执行单元并且存储第二启动程序；以及第二发送和接收控制器，其连接至第二总线，控制数据的发送和接收并且包括第三方易失性存储器。
-
公开(公告)号：CN102841797A
公开(公告)日：2012-12-26
申请号：CN201210015504.1
申请日：2012-01-18
Applicant: 富士施乐株式会社
IPC: G06F9/445
CPC classification number: G06F9/4411 , G06F9/4401
Abstract: 本发明提供了程序执行设备、图像处理设备和程序执行方法。该程序执行设备包括：非易失性存储器，其存储用于启动装备的程序和在该程序中所使用的变量，并且即使未供电其也保持所存储的程序和变量，该程序和变量能够被读出以及写入非易失性存储器中；执行单元，当在程序和变量未被存储在非易失性存储器的初始状态下指示启动该装备时，将所述程序和所述变量传送至非易失性存储器，并且接连地使用存储在非易失性存储器中的所述变量来执行所述程序，而且当再次指示启动装备时，使用存储在非易失性存储器中的所述变量来执行所述程序。
-
公开(公告)号：CN103294153B
公开(公告)日：2016-11-30
申请号：CN201210372204.9
申请日：2012-09-28
Applicant: 富士施乐株式会社
IPC: G06F1/30
Abstract: 本发明涉及信息处理装置、图像形成装置、以及信息处理方法。一种信息处理装置包括：执行程序的执行单元；主存储单元，其包括可读写的第一非易失性存储器，该第一非易失性存储器即使在没有电力供应时也能够保持所保存的信息，并且主存储单元设置有存储执行单元执行的程序的第一存储区域和存储执行单元执行程序所产生的数据的第二存储区域；连接单元，其连接执行单元和主存储单元；以及条件存储单元，其包括可读写的第二非易失性存储器，该第二非易失性存储器即使在没有电力供应时也能够保持所存储的信息，并且条件存储单元存储连接单元设置的、用于在执行单元与主存储单元之间收发程序和数据的条件。
-
公开(公告)号：CN103309425A
公开(公告)日：2013-09-18
申请号：CN201210447942.5
申请日：2012-11-09
Applicant: 富士施乐株式会社
CPC classification number: G06K15/02 , G06K15/40 , G06K15/406
Abstract: 本发明提供了一种图像形成装置和信息处理装置。图像形成装置包括：形成图像的图像形成单元和控制图像形成单元的控制器，其中控制器包括：执行第一程序的第一执行单元；第一主存储器，其包括第一非易失性存储器，连接至第一执行单元并且存储第一启动程序；第一发送和接收控制器，其连接至第一总线，控制数据的发送和接收并且包括易失性存储器；第二执行单元，其连接至第一执行单元并且执行第二程序；第二主存储器，其包括第二非易失性存储器，连接至所述第二执行单元并且存储第二启动程序；以及第二发送和接收控制器，其连接至第二总线，控制数据的发送和接收并且包括第三方易失性存储器。
-
公开(公告)号：CN103294153A
公开(公告)日：2013-09-11
申请号：CN201210372204.9
申请日：2012-09-28
Applicant: 富士施乐株式会社
IPC: G06F1/30
CPC classification number: H04N1/00965 , G06K15/4055 , H04N1/00928
Abstract: 本发明涉及信息处理装置、图像形成装置、以及信息处理方法。一种信息处理装置包括：执行程序的执行单元；主存储单元，其包括可读写的第一非易失性存储器，该第一非易失性存储器即使在没有电力供应时也能够保持所保存的信息，并且主存储单元设置有存储执行单元执行的程序的第一存储区域和存储执行单元执行程序所产生的数据的第二存储区域；连接单元，其连接执行单元和主存储单元；以及条件存储单元，其包括可读写的第二非易失性存储器，该第二非易失性存储器即使在没有电力供应时也能够保持所存储的信息，并且条件存储单元存储连接单元设置的、用于在执行单元与主存储单元之间收发程序和数据的条件。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.029 seconds)
