公开(公告)号：CN107195677B

公开(公告)日：2021-02-05

申请号：CN201710307511.1

申请日：2012-12-14

Applicant: 富士电机株式会社

Inventor： 泷下博 ,  吉村尚 ,  宫崎正行 ,  栗林秀直

IPC: H01L29/739 ,  H01L21/263 ,  H01L29/32 ,  H01L21/331

Abstract: 从作为n‑漂移层的n型半导体基板的背面重复进行多次质子照射，在n‑漂移层的基板背面侧的内部，形成电阻比n型半导体基板低的n型FS层。进行用于形成该n型FS层的多次质子照射时，为了补偿前次的质子照射中残留的无序(7)所导致的迁移率降低，进行下次的质子照射。此时，对于第二次之后的质子照射，以利用其前一次的质子照射形成的无序(7)的位置为目标进行质子照射。由此，即使在质子照射和热处理后，也能够形成无序(7)也少、能够抑制漏电流的增加等的特性不良的产生、并且具有高浓度的氢相关施主层的n型FS层。

公开(公告)号：CN107017288A

公开(公告)日：2017-08-04

申请号：CN201610940128.5

申请日：2016-10-25

Applicant: 富士电机株式会社

Inventor： 栗林秀直

IPC: H01L29/45 ,  H01L29/51 ,  H01L21/28

CPC classification number: H01L23/53266 ,  H01L21/02378 ,  H01L21/76841 ,  H01L21/76895 ,  H01L23/26 ,  H01L24/05 ,  H01L29/1608 ,  H01L29/401 ,  H01L29/45 ,  H01L29/7811 ,  H01L29/7827 ,  H01L29/861 ,  H01L2224/0603 ,  H01L2224/48463 ,  H01L21/28 ,  H01L29/518

Abstract: 本发明的半导体装置抑制由氢导致的特性劣化。提供一种半导体装置，具备：半导体基板；设置于半导体基板的上表面的上方，且由具有储氢性的第一金属形成的储氢层；设置于储氢层的上方，且由第一金属的氮化物形成的氮化物层；设置于氮化物层的上方，且由铝和第二金属的合金形成的合金层；以及设置于合金层的上方，且由铝形成的电极层，在电极层和氮化物层之间，不设置有第二金属的纯金属层。

公开(公告)号：CN103384910B

公开(公告)日：2017-05-24

申请号：CN201280003273.0

申请日：2012-02-23

Applicant: 富士电机株式会社

Inventor： 中泽治雄 ,  荻野正明 ,  栗林秀直 ,  寺西秀明

IPC: H01L21/324 ,  C30B29/06 ,  C30B33/02 ,  H01L21/22 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L21/02373 ,  C30B29/06 ,  C30B33/02 ,  H01L21/228 ,  H01L29/66333

Abstract: 使用从单晶硅锭切割的硅晶片来制造反向阻断IGBT，该硅晶片使用通过切克劳斯基法制成的单晶硅锭作为原材料且以浮动法制成。通过使用热扩散工艺扩散注入硅晶片的杂质来形成用于确保反向阻断IGBT的反向阻断性能的分离层。用于形成分离层的热扩散工艺在惰性气体气氛中在高于或等于1290°C且低于硅的熔点的温度下进行。以此方式，在硅晶片中不发生晶体缺陷，并且可防止反向阻断IGBT中反向击穿电压缺陷或者正向缺陷的发生，且由此提高半导体元件的成品率。

公开(公告)号：CN103999225B

公开(公告)日：2017-02-22

申请号：CN201380004323.1

申请日：2013-01-18

Applicant: 富士电机株式会社

Inventor： 宫崎正行 ,  吉村尚 ,  泷下博 ,  栗林秀直

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7395 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/268 ,  H01L21/324 ,  H01L29/0615 ,  H01L29/0646 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/0834 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/36 ,  H01L29/41708 ,  H01L29/49 ,  H01L29/6609 ,  H01L29/66333 ,  H01L29/861

Abstract: 质子注入(16)之后，通过炉退火处理形成氢致施主，从而形成n型电场终止层(3)，进一步通过激光退火处理减少生成于质子通过区域(14)的无序，从而形成n型无序减少区域(18)。如此，本发明能够提供形成基于质子注入(16)的n型电场终止层(3)和n型无序减少区域(18)，导通电阻低且能够改善漏电流等电特性的稳定、低廉的半导体装置及其制造方法。

公开(公告)号：CN106128946A

公开(公告)日：2016-11-16

申请号：CN201610702029.3

申请日：2012-05-18

Applicant: 富士电机株式会社

Inventor： 吉村尚 ,  栗林秀直 ,  小野泽勇一 ,  仲野逸人 ,  尾崎大辅

IPC: H01L21/265 ,  H01L21/285 ,  H01L21/324 ,  H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/167 ,  H01L29/36 ,  H01L29/423 ,  H01L29/66 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L21/26513 ,  H01L21/2855 ,  H01L21/324 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/0834 ,  H01L29/0847 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/36 ,  H01L29/4236 ,  H01L29/66348 ,  H01L29/7395

Abstract: n型FS层(14)具有使在施加额定电压时扩散的耗尽层停止于n型FS层(14)内部的总杂质量，并具有n‑型漂移层(1)的总杂质量。此外，n型FS层(14)具有如下的浓度梯度，即n型FS层(14)的杂质浓度从p+型集电极层(15)向p型基极层(5)减少，且其扩散深度为大于或等于20μm。并且，在n型FS层(14)与p+型集电极层(15)之间包括n+型缓冲层(13)，该n+型缓冲层(13)的峰值杂质浓度比n型FS层(14)的峰值杂质浓度要高，为大于或等于6×1015cm‑3，且小于或等于p+型集电极层(15)的峰值杂质浓度的十分之一。因此，能够提供一种场阻断(FS)绝缘栅双极晶体管，兼顾改善发生短路时对元器件损坏的耐受性以及抑制热失控损坏，并且，能减少导通电压的变化。

公开(公告)号：CN104054178A

公开(公告)日：2014-09-17

申请号：CN201380005432.5

申请日：2013-03-29

Applicant: 富士电机株式会社

Inventor： 宫崎正行 ,  吉村尚 ,  泷下博 ,  栗林秀直

IPC: H01L29/739 ,  H01L21/265 ,  H01L21/329 ,  H01L21/336 ,  H01L29/78 ,  H01L29/868

CPC classification number: H01L29/66348 ,  H01L21/26 ,  H01L21/26513 ,  H01L21/3003 ,  H01L29/32 ,  H01L29/36 ,  H01L29/66128 ,  H01L29/66333 ,  H01L29/7393 ,  H01L29/7397 ,  H01L29/8611 ,  H01L29/0834 ,  H01L29/155

Abstract: 在作为n-漂移层的半导体基板的内部，在背面侧的表面层设置有p+集电极层，在比背面侧的p+集电极层深的区域设置有n+电场终止层。集电极与p+集电极层相接。形成p+集电极层和n+电场终止层时，在半导体基板的背面离子注入杂质离子(步骤S5)。接下来，通过第一退火使杂质离子活性化，形成p+集电极层(步骤S6)。接下来，对半导体基板的背面进行质子照射(步骤S7)。接下来，通过第二退火使质子施主化，形成电场终止层(步骤S8)。第一退火是在比第二退火高的退火温度下进行。之后，在半导体基板的背面形成集电极(步骤S9)。由此，能够避免电特性不良的产生。

公开(公告)号：CN103384910A

公开(公告)日：2013-11-06

申请号：CN201280003273.0

申请日：2012-02-23

Applicant: 富士电机株式会社

Inventor： 中泽治雄 ,  荻野正明 ,  栗林秀直 ,  寺西秀明

IPC: H01L21/324 ,  C30B29/06 ,  C30B33/02 ,  H01L21/22 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L21/02373 ,  C30B29/06 ,  C30B33/02 ,  H01L21/228 ,  H01L29/66333

Abstract: 使用从单晶硅锭切割的硅晶片来制造反向阻断IGBT，该硅晶片使用通过切克劳斯基法制成的单晶硅锭作为原材料且以浮动法制成。通过使用热扩散工艺扩散注入硅晶片的杂质来形成用于确保反向阻断IGBT的反向阻断性能的分离层。用于形成分离层的热扩散工艺在惰性气体气氛中在高于或等于1290°C且低于硅的熔点的温度下进行。以此方式，在硅晶片中不发生晶体缺陷，并且可防止反向阻断IGBT中反向击穿电压缺陷或者正向缺陷的发生，且由此提高半导体元件的成品率。

公开(公告)号：CN107017288B

公开(公告)日：2022-07-01

申请号：CN201610940128.5

申请日：2016-10-25

Applicant: 富士电机株式会社

Inventor： 栗林秀直

IPC: H01L29/45 ,  H01L29/51 ,  H01L21/28

Abstract: 本发明的半导体装置抑制由氢导致的特性劣化。提供一种半导体装置，具备：半导体基板；设置于半导体基板的上表面的上方，且由具有储氢性的第一金属形成的储氢层；设置于储氢层的上方，且由第一金属的氮化物形成的氮化物层；设置于氮化物层的上方，且由铝和第二金属的合金形成的合金层；以及设置于合金层的上方，且由铝形成的电极层，在电极层和氮化物层之间，不设置有第二金属的纯金属层。

公开(公告)号：CN106463528B

公开(公告)日：2019-10-11

申请号：CN201580022557.8

申请日：2015-11-12

Applicant: 富士电机株式会社

Inventor： 栗林秀直 ,  宫崎正行

IPC: H01L29/739 ,  H01L21/265 ,  H01L21/329 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 在正面元件结构形成后，从n‑型碳化硅基板(11)的背面(11b)离子注入p型杂质。接下来，从n‑型碳化硅基板(11)的背面(11b)照射激光，使p型杂质活化而形成p型集电层(4)。接下来，在n‑型碳化硅基板(11)的背面(11b)形成势垒金属层，并进行势垒金属层的烧结。接下来，从n‑型碳化硅基板(11)的背面(11b)侧进行以比p型集电层(4)深的位置为射程(17)的质子注入(16)。接下来，通过炉退火对n‑型碳化硅基板(11)整体进行加热，并通过使质子施主化来形成n+型场截止层(3)。此时，通过使残留在质子通过区(14)的无序减少来使n‑型碳化硅基板(11)的晶态恢复。由此，能够稳定地避免产生电气特性不良。

公开(公告)号：CN103946985B

公开(公告)日：2017-06-23

申请号：CN201280056224.3

申请日：2012-12-28

Applicant: 富士电机株式会社

Inventor： 吉村尚 ,  宫崎正行 ,  泷下博 ,  栗林秀直

IPC: H01L29/861 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

CPC classification number: H01L29/063 ,  H01L21/263 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/324 ,  H01L29/0619 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/36 ,  H01L29/66128 ,  H01L29/7395 ,  H01L29/861 ,  H01L29/8611

Abstract: 通过质子注入(13)在n‑型半导体基板(1)的内部引入氢原子(14)和结晶缺陷(15)。在质子注入(13)之前或质子注入(13)之后通过电子射线照射(11)，在n‑型半导体基板(1)的内部产生结晶缺陷(15)。然后，进行用于施主生成的热处理。通过将用于生成施主的热处理中的结晶缺陷(12、15)的量控制为最优，从而能够提高施主生成率。并且，通过在用于生成施主的热处理结束的时刻，使利用电子射线照射(11)和质子注入(13)而形成的结晶缺陷(12、15)恢复并控制为适当的结晶缺陷量，从而能够实现耐压的提高以及漏电流的降低等。