公开(公告)号：CN101267274B

公开(公告)日：2015-09-23

申请号：CN200810083641.2

申请日：2008-03-12

Applicant: 富士通株式会社

Inventor： 前田善行 ,  门田博智 ,  吉田卓 ,  松川由畅

IPC: H04J3/08 ,  H04B10/07

CPC classification number: H04J3/14 ,  H04J2203/006

Abstract: 本发明提供了光传输设备。该光传输设备包括均安装有硬件和CPU的多个冗余线路卡。硬件获得与包括在用线路和备用线路的冗余线路有关的故障信息，CPU基于所获得故障信息来确定冗余线路的切换控制。此外，硬件基于CPU确定的切换控制来切换冗余线路，从而传输SDH/SONET光信号。在该设备中，安装在每个冗余线路卡中的硬件都将该硬件所获得的故障信息传送给安装在相邻线路卡中的硬件。

公开(公告)号：CN1170993A

公开(公告)日：1998-01-21

申请号：CN97113264.X

申请日：1997-06-13

Applicant: 富士通株式会社

Inventor： 大和势一 ,  龟井登 ,  大隈一好 ,  须川胜已 ,  门田博智 ,  坂田智幸

IPC: H04J3/07 ,  H04L7/00

CPC classification number: H04J3/14 ,  H04J3/0623 ,  H04J3/0688 ,  H04J3/1611 ,  H04J2203/006

Abstract: 一种高速同步多路转换装置;具有一低速装置和一高速装置并且在装置间用电信号作为接口。该低速装置与一低速数字电路相连并包括该电路。该高速装置与高速同步多路转换电路相连。该装置还具有一时钟供给装置用于提供参考时钟信号确定每个低速和高速装置的通信速率,该装置进一步具有报警信号处理器以从低速和高速装置中分离错误信息。低速和高速装置通过使用参考时钟信号及使用与参考时钟信号同步的帧信号的电STM－0/STS－1信号作为接口。

公开(公告)号：CN101267273A

公开(公告)日：2008-09-17

申请号：CN200810081789.2

申请日：2008-03-13

Applicant: 富士通株式会社

Inventor： 前田善行 ,  门田博智 ,  吉田卓 ,  松川由畅

IPC: H04J3/08 ,  H04B10/08

CPC classification number: H04J3/085 ,  H04J2203/006

Abstract: 本发明提供光传输装置。所述光传输装置包括各自具有多个端口的冗余线路卡、硬件单元和CPU。硬件单元针对各个端口获得与冗余线路相关的故障信息。CPU基于所述故障信息确定对冗余线路的切换控制。然后，硬件单元基于由CPU确定的切换控制来切换冗余线路，从而在环形网络中发送同步数字系列/同步光学网络光信号。将一个线路卡的CPU设置为对应线路卡上的主CPU以对冗余线路的切换进行控制。此外，将另一线路卡的CPU设置为从CPU。

公开(公告)号：CN101267273B

公开(公告)日：2011-08-17

申请号：CN200810081789.2

申请日：2008-03-13

Applicant: 富士通株式会社

Inventor： 前田善行 ,  门田博智 ,  吉田卓 ,  松川由畅

IPC: H04J3/08 ,  H04B10/08

CPC classification number: H04J3/085 ,  H04J2203/006

Abstract: 本发明提供光传输装置。所述光传输装置包括各自具有多个端口的冗余线路卡、硬件单元和CPU。硬件单元针对各个端口获得与冗余线路相关的故障信息。CPU基于所述故障信息确定对冗余线路的切换控制。然后，硬件单元基于由CPU确定的切换控制来切换冗余线路，从而在环形网络中发送同步数字系列/同步光学网络光信号。将一个线路卡的CPU设置为对应线路卡上的主CPU以对冗余线路的切换进行控制。此外，将另一线路卡的CPU设置为从CPU。

公开(公告)号：CN101267274A

公开(公告)日：2008-09-17

申请号：CN200810083641.2

申请日：2008-03-12

Applicant: 富士通株式会社

Inventor： 前田善行 ,  门田博智 ,  吉田卓 ,  松川由畅

IPC: H04J3/08 ,  H04B10/08

CPC classification number: H04J3/14 ,  H04J2203/006

Abstract: 本发明提供了光传输设备。该光传输设备包括均安装有硬件和CPU的多个冗余线路卡。硬件获得与包括在用线路和备用线路的冗余线路有关的故障信息，CPU基于所获得故障信息来确定冗余线路的切换控制。此外，硬件基于CPU确定的切换控制来切换冗余线路，从而传输SDH/SONET光信号。在该设备中，安装在每个冗余线路卡中的硬件都将该硬件所获得的故障信息传送给安装在相邻线路卡中的硬件。

公开(公告)号：CN1092880C

公开(公告)日：2002-10-16

申请号：CN97113264.X

申请日：1997-06-13

Applicant: 富士通株式会社

Inventor： 大和势一 ,  龟井登 ,  大隈一好 ,  须川胜已 ,  门田博智 ,  坂田智幸

IPC: H04J3/14 ,  H04L7/00

CPC classification number: H04J3/14 ,  H04J3/0623 ,  H04J3/0688 ,  H04J3/1611 ,  H04J2203/006

Abstract: 一种高速同步多路转换装置；具有一低速装置和一高速装置并且在装置间用电信号作为接口。该低速装置与一低速数字电路相连并包括该电路。该高速装置与高速同步多路转换电路相连。该装置还具有一时钟供给装置用于提供参考时钟信号确定每个低速和高速装置的通信速率，该装置进一步具有报警信号处理器以从低速和高速装置中分离错误信息。低速和高速装置通过使用参考时钟信号及使用与参考时钟信号同步的帧信号的电STM-0/STS-1信号作为接口。