公开(公告)号：CN102318050A

公开(公告)日：2012-01-11

申请号：CN200980156482.7

申请日：2009-12-08

Applicant: 应用科学研究TNO荷兰组织

Inventor： J·M·G·丘嫩 ,  R·M·德查尔特 ,  R·A·塔肯

IPC: H01L21/56

CPC classification number: H01L21/56 ,  H01L21/565 ,  H01L2924/0002 ,  Y10T29/4913 ,  H01L2924/00

Abstract: 本发明涉及一种包括集成电路的模制主体的制备方法，还涉及包括集成电路的主体以及包括所述主体的设备。本发明的方法包括：将一个或多个电学组件放在模具中并且固定所述一个或多个电学组件；使用模制材料来至少部分地模制所述主体；将导电图案提供到至少部分地模制的主体上；将一个或多个导电互连提供到所述至少部分地模制的主体上；以及任选地进一步模制所述主体，其中，至少部分地模制所述主体、提供导电图案以及提供一个或多个导电互连都是在所述模具之内执行的。

公开(公告)号：CN102308678A

公开(公告)日：2012-01-04

申请号：CN200980156484.6

申请日：2009-12-11

Applicant: 应用科学研究TNO荷兰组织

Inventor： A·赫韦斯泰特 ,  R·A·塔肯 ,  H·伦德林 ,  H·H·缇马内什

IPC: H05K3/18 ,  C23C18/16

CPC classification number: H05K3/184 ,  C23C18/1605 ,  C23C18/1608 ,  C23C18/1872 ,  C23C18/31 ,  H05K3/182 ,  H05K2201/0236 ,  H05K2201/0257 ,  H05K2203/0108 ,  H05K2203/0713 ,  H05K2203/122 ,  H05K2203/1407

Abstract: 本发明涉及一种具有电路的导电图案的基板的制备方法，还涉及具有所述导电图案的所述基板以及包括具有所述导电图案的所述基板的设备。本发明的方法包括：(a)提供电绝缘或半导电的基板，该基板包括第一金属或其合金的纳米粒子的分布；(b)-将抑制性材料层涂到所述基板上，并且-通过光感应、热、化学和/或电化学的方式局部地去除或去活化该抑制性材料层，并由此露出第一金属或其合金的至少一部分，以便获得电路的图案；(c)通过无电处理过程，在步骤(b)中所获得的基板中存在的第一金属或其合金的露出部分上，沉积第二金属或其合金的层，由此在步骤(b)之后仍然存在于基板上的抑制性材料局部地抑制了要被沉积到第一金属或其合金上的第二金属或其合金，从而确保了第二金属或其合金将被选择性地沉积到步骤(b)中所获得的第一金属或其合金的露出部分上。