公开(公告)号：CN1258097A

公开(公告)日：2000-06-28

申请号：CN99126604.8

申请日：1999-12-21

Applicant: 日本电气株式会社

Inventor： 池田真义

IPC: H01L21/768 ,  H01L21/28

CPC classification number: H01L21/76808 ,  H01L21/76813 ,  H01L2221/1036

Abstract: 在形成双镶嵌布线方法中,在下导电层上形成层间绝缘膜,在层间绝缘膜中形成具有用于通孔图形的开口的抗蚀膜。用抗蚀膜作为掩模腐蚀层间绝缘膜,形成通孔,用腐蚀速率高于层间绝缘膜的材料填充通孔,形成埋置膜。然后,在埋置膜上形成具有用于布线沟槽图形的开口的抗蚀膜,用该抗蚀膜作为掩模,腐蚀埋置膜和层间绝缘膜,在层间绝缘膜上形成布线沟槽。该方法确保了不会留下层间绝缘膜的腐蚀残留物带来的杂质,可形成高质量的布线。

公开(公告)号：CN1264172A

公开(公告)日：2000-08-23

申请号：CN00100816.1

申请日：2000-02-14

Applicant: 日本电气株式会社

Inventor： 池田真义

IPC: H01L21/768 ,  H01L21/28

CPC classification number: H01L21/76808 ,  H01L21/76807 ,  H01L2221/1026

Abstract: 一种生产半导体器件的方法,包含如下的过程:生产空塞子和互连绝缘层,其中内层绝缘膜由与空塞子不同的材料构成;在所述内层绝缘膜的顶部形成掩膜层;并在所述绝缘膜中形成互连槽,使用所述掩膜层作为掩膜,蚀刻掉部分所述内层绝缘膜,露出所述互连槽底部上的所述空塞子的顶面,其中所述空塞子的所述顶面或者与所述互连槽的底部位于同一层或者比其低。