-
公开(公告)号：CN1538627A
公开(公告)日：2004-10-20
申请号：CN200410033854.6
申请日：2004-04-15
Applicant: 日本电气株式会社
Inventor： 石井大二
CPC classification number: H04B1/712 , H04B1/7117 , H04B2201/70707
Abstract: 本发明公开了一种基于路径接收和瑞克合成扩频信号的瑞克接收装置，其包括叉指接收器、开关、加法器和缓冲器。叉指接收器基于路径解扩接收信号。开关基于路径有序地逐个选择从所述多个叉指接收器输出的解扩数据。加法器将所述开关选择的数据加到与所述数据相对应的瑞克合成中间结果上，并将相加结果作为更新后的瑞克合成中间结果输出。缓冲器保存从所述加法器输出的瑞克合成中间结果，并将与所述开关选择的数据相对应的瑞克合成中间结果输出到所述加法器。还公开了一种瑞克接收方法。
-
公开(公告)号：CN100520733C
公开(公告)日：2009-07-29
申请号：CN200510056202.9
申请日：2005-03-31
Applicant: 日本电气株式会社
Inventor： 石井大二
CPC classification number: H04L1/0068 , H04L1/1812 , H04L1/1835
Abstract: 提供一种能使用两个或多个单端口存储器，防止在HARQ合成和速率去匹配中的存储器存取争用的数据处理设备。一个物理存储器用作偶地址存储器，以及另一个用作奇地址存储器。根据由HARQ合成和速率去匹配实施的缓冲器的存取，实施存取控制以便当HARQ合成存取偶地址存储器时，使速率去匹配存取奇地址存储器。
-
公开(公告)号：CN101283520A
公开(公告)日：2008-10-08
申请号：CN200680036967.9
申请日：2006-10-03
Applicant: 日本电气株式会社
Inventor： 石井大二
CPC classification number: H04B1/7097 , H04B3/142 , H04B2201/70707
Abstract: 在传送并且接收扩频信号的移动无线通信系统中，提供一种信号接收设备，该信号接收设备可以缩小电路规模以减少移动无线通信系统的成本。该信号接收设备包括：滤波系数更新单元(104)，其基于输入信号(x)生成滤波系数(w)；变换解扩单元(101)，其对输入信号(x)执行解扩处理；和FIR滤波器(103)，其使用从变换解扩单元输出的解扩输出(z)和从滤波系数更新单元(104)输出的滤波系数(w)作为输入来执行乘法，以输出将乘法结果相加的结果作为信号数据符号输出(S)。变换解扩单元(101)通过输入信号(x)和扩频码序列(c)之间的加法和减法来获得解扩输出。
-
公开(公告)号：CN100484144C
公开(公告)日：2009-04-29
申请号：CN200410048788.X
申请日：2004-06-18
Applicant: 日本电气株式会社
Inventor： 石井大二
CPC classification number: H04L1/0066 , H04L1/0045 , H04L1/0068
Abstract: 本发明公开了一种速率解匹配处理器。第(3n+1)(n＝0，1，2，…，M/3-1)输入数据被存储在第一存储器102中，第(3n+2)(n＝0，1，2，…，M/3-1)输入数据被存储在第二存储器103中，第(3n+3)(n＝0，1，2，…，M/3-1)输入数据被存储在第三存储器104中。已经被3位地读取的信息位、第一奇偶位和第二奇偶位被分别保存在信息位队列108、第一奇偶位队列109和第二奇偶位队列110中，以由这些队列108、109和110来控制对速率解匹配电路111和112的数据供应。
-
公开(公告)号：CN1328853C
公开(公告)日：2007-07-25
申请号：CN200410033854.6
申请日：2004-04-15
Applicant: 日本电气株式会社
Inventor： 石井大二
CPC classification number: H04B1/712 , H04B1/7117 , H04B2201/70707
Abstract: 本发明公开了一种基于路径接收和瑞克合成扩频信号的瑞克接收装置，其包括叉指接收器、开关、加法器和缓冲器。叉指接收器基于路径解扩接收信号。开关基于路径有序地逐个选择从所述多个叉指接收器输出的解扩数据。加法器将所述开关选择的数据加到与所述数据相对应的瑞克合成中间结果上，并将相加结果作为更新后的瑞克合成中间结果输出。缓冲器保存从所述加法器输出的瑞克合成中间结果，并将与所述开关选择的数据相对应的瑞克合成中间结果输出到所述加法器。还公开了一种瑞克接收方法。
-
Patent Agency Ranking
公开(公告)号：CN1677368A
公开(公告)日：2005-10-05
申请号：CN200510056202.9
申请日：2005-03-31
Applicant: 日本电气株式会社
Inventor： 石井大二
CPC classification number: H04L1/0068 , H04L1/1812 , H04L1/1835
Abstract: 提供一种能使用两个或多个单端口存储器，防止在HARQ合成和速率去匹配中的存储器存取争用的数据处理设备。一个物理存储器用作偶地址存储器，以及另一个用作奇地址存储器。根据由HARQ合成和速率去匹配实施的缓冲器的存取，实施存取控制以便当HARQ合成存取偶地址存储器时，使速率去匹配存取奇地址存储器。
-
公开(公告)号：CN101563864B
公开(公告)日：2013-03-27
申请号：CN200780047498.5
申请日：2007-12-11
Applicant: 日本电气株式会社
Inventor： 石井大二
IPC: H04W52/26
CPC classification number: H04W52/262
Abstract: 一种TFC选择装置包括：SIR计算单元，通过利用接收数据的CPICH符号来计算SIR；变换单元，获得STFC(m)，该STFC(m)包含与计算出的SIR相对应的m个TFC；总发送功率计算单元，从TFCS中选择与所获得的STFC(m)相对应的TFC，并且从所选TFC作为起点开始按搜索方向信号表示的顺序计算TFCS中包括的TFC的总发送功率，所述TFCS是与总发送功率的大小成比例地排列的TFC的集合；以及TFC选择单元，基于计算出的作为起点的TFC的总发送功率来生成所述搜索方向信号，并从TFCS中选择将被应用于发送数据的最优TFC，其中，TFC选择单元选择与小于或等于发送数据所允许的最大值并且与该最大值接近的总发送功率相对应的TFC作为最优TFC。
-
公开(公告)号：CN101283520B
公开(公告)日：2012-09-26
申请号：CN200680036967.9
申请日：2006-10-03
Applicant: 日本电气株式会社
Inventor： 石井大二
IPC: H04B1/7097 , H04B3/14
CPC classification number: H04B1/7097 , H04B3/142 , H04B2201/70707
Abstract: 在传送并且接收扩频信号的移动无线通信系统中，提供一种信号接收设备，该信号接收设备可以缩小电路规模以减少移动无线通信系统的成本。该信号接收设备包括：滤波系数更新单元(104)，其基于输入信号(x)生成滤波系数(w)；变换解扩单元(101)，其对输入信号(x)执行解扩处理；和FIR滤波器(103)，其使用从变换解扩单元输出的解扩输出(z)和从滤波系数更新单元(104)输出的滤波系数(w)作为输入来执行乘法，以输出将乘法结果相加的结果作为信号数据符号输出(S)。变换解扩单元(101)通过输入信号(x)和扩频码序列(c)之间的加法和减法来获得解扩输出。
-
公开(公告)号：CN101563864A
公开(公告)日：2009-10-21
申请号：CN200780047498.5
申请日：2007-12-11
Applicant: 日本电气株式会社
Inventor： 石井大二
CPC classification number: H04W52/262
Abstract: 一种TFC选择装置包括：SIR计算单元，通过利用接收数据的CPICH符号来计算SIR；变换单元，获得STFC(m)，该STFC(m)包含与计算出的SIR相对应的m个TFC；总发送功率计算单元，从TFCS中选择与所获得的STFC(m)相对应的TFC，并且从所选TFC作为起点开始按搜索方向信号表示的顺序计算TFCS中包括的TFC的总发送功率，所述TFCS是与总发送功率的大小成比例地排列的TFC的集合；以及TFC选择单元，基于计算出的作为起点的TFC的总发送功率来生成所述搜索方向信号，并从TFCS中选择将被应用于发送数据的最优TFC，其中，TFC选择单元选择与小于或等于发送数据所允许的最大值并且与该最大值接近的总发送功率相对应的TFC作为最优TFC。
-
公开(公告)号：CN1574842A
公开(公告)日：2005-02-02
申请号：CN200410048788.X
申请日：2004-06-18
Applicant: 日本电气株式会社
Inventor： 石井大二
CPC classification number: H04L1/0066 , H04L1/0045 , H04L1/0068
Abstract: 本发明公开了一种速率解匹配处理器。第(3n+1)(n＝0，1，2，…，M/3－1)输入数据被存储在第一存储器102中，第(3n+2)(n＝0，1，2，…，M/3－1)输入数据被存储在第二存储器103中，第(3n+3)(n＝0，1，2，…，M/3－1)输入数据被存储在第三存储器104中。已经被3位地读取的信息位、第一奇偶位和第二奇偶位被分别保存在信息位队列108、第一奇偶位队列109和第二奇偶位队列110中，以由这些队列108、109和110来控制对速率解匹配电路111和112的数据供应。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.029 seconds)
