公开(公告)号：CN103119710B

公开(公告)日：2015-11-25

申请号：CN201180045417.4

申请日：2011-09-29

Applicant: 日立化成株式会社

Inventor： 田村匡史 ,  杉林学 ,  铃木邦司 ,  服部清男

IPC: H01L23/12 ,  H05K3/20 ,  H05K3/24 ,  H05K3/46

CPC classification number: H01L21/6835 ,  H01L21/4857 ,  H01L2221/68345 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2225/06568 ,  H01L2924/181 ,  H05K3/0097 ,  H05K3/4682 ,  H05K2203/0152 ,  H05K2203/1536 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 本发明提供半导体元件搭载用封装基板的制造方法，该方法可以通过抑制树脂粉末的附着来提高成品率，通过形成不产生底切的埋入电路而可以形成微细且对于绝缘层具有密合力并且表面平坦的外层电路，而且可以通过在任意位置形成立体电路而形成凸块、柱等各种金属结构。所述半导体元件搭载用封装基板的制造方法具有：准备层叠有第一载体金属箔、第二载体金属箔和基体金属箔的多层金属箔，与基材进行层叠而形成芯基板的工序；物理剥离多层金属箔的第一载体金属箔的工序；在第二载体金属箔上进行第一图案镀层的工序；在第一图案镀层上层叠绝缘层而形成层叠体的工序；将层叠体和第二载体金属箔一起从芯基板分离的工序；以及在所分离的层叠体的第二载体金属箔上形成抗蚀剂而进行蚀刻的工序。

公开(公告)号：CN103119710A

公开(公告)日：2013-05-22

申请号：CN201180045417.4

申请日：2011-09-29

Applicant: 日立化成株式会社

Inventor： 田村匡史 ,  杉林学 ,  铃木邦司 ,  服部清男

IPC: H01L23/12 ,  H05K3/20 ,  H05K3/24 ,  H05K3/46

CPC classification number: H01L21/6835 ,  H01L21/4857 ,  H01L2221/68345 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2225/06568 ,  H01L2924/181 ,  H05K3/0097 ,  H05K3/4682 ,  H05K2203/0152 ,  H05K2203/1536 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 本发明提供半导体元件搭载用封装基板的制造方法，该方法可以通过抑制树脂粉末的附着来提高成品率，通过形成不产生底切的埋入电路而微细且具有密合力，表面可相对于绝缘层形成外层电路，而且可以通过在任意位置形成立体电路而形成凸块、柱等各种金属结构。所述半导体元件搭载用封装基板的制造方法具有：准备层叠有第一载体金属箔、第二载体金属箔和基体金属箔的多层金属箔，与基材进行层叠而形成芯基板的工序；物理剥离多层金属箔的第一载体金属箔的工序；在第二载体金属箔上进行第一图案镀层的工序；在第一图案镀层上层叠绝缘层而形成层叠体的工序；将层叠体和第二载体金属箔一起从芯基板分离的工序；以及在所分离的层叠体的第二载体金属箔上形成抗蚀剂而进行蚀刻的工序。