公开(公告)号：CN103345379B

公开(公告)日：2016-09-07

申请号：CN201310231096.8

申请日：2013-06-09

Applicant: 暨南大学

Inventor： 易清明 ,  林智吉 ,  石敏

IPC: G06F7/523

Abstract: 本发明公开了一种复数乘法器及其实现方法，该复数乘法器有5个输入接口分别输入两个复数的实部（a、c）和虚部(b、d)以及一个控制信号s，其包括1个实数乘法器、5个加/减法器和3个多路选择器，控制信号控制3个多路选择器工作，两个多路选择器的输出作为实数乘法器的输入，由实数乘法器计算得到三个中间部分积c*(a+b)、a*(d‑c)和b*(d+c)，然后第三个多路选择器根据控制信号s的不同，对外输出a*(d‑c)或b*(d+c)，然后通过与锁存器中的数据c*(a+b)相减、相加分别得到复数乘法的实部和虚部。本发明提高了实数乘法器单元的利用效率，消耗硬件资源少，较大地减少了传统复数乘法器使用的乘法器个数，大大减小了面积。

公开(公告)号：CN103345379A

公开(公告)日：2013-10-09

申请号：CN201310231096.8

申请日：2013-06-09

Applicant: 暨南大学

Inventor： 易清明 ,  林智吉 ,  石敏

IPC: G06F7/523

Abstract: 本发明公开了一种复数乘法器及其实现方法，该复数乘法器有5个输入接口分别输入两个复数的实部（a、c）和虚部(b、d)以及一个控制信号s，其包括1个实数乘法器、5个加/减法器和3个多路选择器，控制信号控制3个多路选择器工作，两个多路选择器的输出作为实数乘法器的输入，由实数乘法器计算得到三个中间部分积c*(a+b)、a*(d-c)和b*(d+c)，然后第三个多路选择器根据控制信号s的不同，对外输出a*(d-c)或b*(d+c)，然后通过与锁存器中的数据c*(a+b)相减、相加分别得到复数乘法的实部和虚部。本发明提高了实数乘法器单元的利用效率，消耗硬件资源少，较大地减少了传统复数乘法器使用的乘法器个数，大大减小了面积。