-
公开(公告)号：CN101207129B
公开(公告)日：2012-05-23
申请号：CN200710160024.3
申请日：2007-12-20
Applicant: 松下电器产业株式会社
CPC classification number: G11C11/413
Abstract: 本发明公开了半导体存储装置。目的在于：降低整个存储器在半导体基板所占的面积。具有多层次比特线结构的半导体存储装置包括存储单元、和放大通过比特线从存储单元读出的信号的放大电路。单元N阱区域和放大电路N阱区域连续地形成着，在该单元N阱区域中形成上述存储单元的P沟道晶体管，在该放大电路N阱区域中形成上述放大电路的P沟道晶体管。
-
公开(公告)号：CN102057437A
公开(公告)日：2011-05-11
申请号：CN201080001799.6
申请日：2010-02-10
Applicant: 松下电器产业株式会社
IPC: G11C11/417 , G11C11/4074 , G11C11/41 , G11C11/418 , H01L21/8244 , H01L27/11 , H03K19/0185
CPC classification number: G11C7/12 , G11C11/413 , G11C2207/002 , H01L27/0207 , H01L27/1104
Abstract: 本发明提供一种半导体存储装置，具备：被配置在字线与位线的交点的存储器单元(100)、与位线连接的预充电电路(101)、由写入控制信号控制的列选择电路(102)、和作为写入电路而设置的箝位电路(103A)。箝位电路(103A)具有：将被选择的位线的电位控制在第一电位(例如0V)的晶体管(QN17)、和将该被选择的位线的电位控制在比第一电位低的第二电位(例如负电位)的可变电容元件(C11)。由于采用了可变电容元件(C11)，所以在电源电压变高的情况下，基于元件电容减少，来抑制从第一电位向第二电位的下降量。
-
公开(公告)号：CN101206918B
公开(公告)日：2012-06-27
申请号：CN200710199397.1
申请日：2007-12-20
Applicant: 松下电器产业株式会社
IPC: G11C11/413 , H01L27/11 , G11C7/18
Abstract: 具有保存存储数据的保存电路、和输出对应保存在保存电路中数据的信号的读出专用输出电路的多个存储单元的半导体记忆装置，上述读出专用输出电路，具有对应于保存在保存电路中的信号被控制的读出驱动晶体管，上述读出驱动晶体管的栅极长度，形成的比构成上述保存电路的晶体管的栅极长度长。还有，上述读出专用输出电路，具有由读出字选择电路控制的读出驱动晶体管，上述读出驱动晶体管的栅极长度，形成的比构成上述保存电路的晶体管的栅极长度长。
-
公开(公告)号：CN102057437B
公开(公告)日：2013-11-20
申请号：CN201080001799.6
申请日：2010-02-10
Applicant: 松下电器产业株式会社
IPC: G11C11/417 , G11C11/4074 , G11C11/41 , G11C11/418 , H01L21/8244 , H01L27/11 , H03K19/0185
CPC classification number: G11C7/12 , G11C11/413 , G11C2207/002 , H01L27/0207 , H01L27/1104
Abstract: 本发明提供一种半导体存储装置，具备：被配置在字线与位线的交点的存储器单元(100)、与位线连接的预充电电路(101)、由写入控制信号控制的列选择电路(102)、和作为写入电路而设置的箝位电路(103A)。箝位电路(103A)具有：将被选择的位线的电位控制在第一电位(例如0V)的晶体管(QN17)、和将该被选择的位线的电位控制在比第一电位低的第二电位(例如负电位)的可变电容元件(C11)。由于采用了可变电容元件(C11)，所以在电源电压变高的情况下，基于元件电容减少，来抑制从第一电位向第二电位的下降量。
-
公开(公告)号：CN102105941A
公开(公告)日：2011-06-22
申请号：CN200980128707.8
申请日：2009-07-28
Applicant: 松下电器产业株式会社
IPC: G11C11/413 , G11C11/412
CPC classification number: G11C11/418 , G11C8/08
Abstract: 本发明提供一种半导体存储装置。控制电路(11)在包括第1期间和接在第1期间之后的第2期间在内的字线驱动期间中，向字线(WL1、WL2)中的与写入对象的存储单元(MC1)对应的字线(WL1)提供字线驱动电压(WD1)，在第1期间中减少在写入对象的存储单元(MC1)中包含的负载晶体管(QLa、QLb)的电流能力，在第2期间中增加在写入对象的存储单元(MC1)中包含的负载晶体管(QLa、QLb)的电流能力。
-
Patent Agency Ranking
公开(公告)号：CN100595844C
公开(公告)日：2010-03-24
申请号：CN200510106464.1
申请日：2005-09-27
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/20 , G11C29/10 , G11C29/12 , G11C29/36 , G11C2029/3602 , G11C2029/5604
Abstract: 提供一种半导体存储装置，具有可瞬时进行涵盖全地址空间的失效位图的确认的单元。具备如下强制控制电路中的任意一种：对由特定的地址信号所选择的内存单元的写入数据或读出数据的逻辑进行强制控制的数据逻辑强制控制电路(21)，对由特定的行地址所选择的内存单元的控制，强制进行与通常动作不同的控制的特定行强制控制电路(40)，对由特定的列地址所选择的内存单元的控制，强制进行与通常动作不同的控制的特定列强制控制电路(50)。该强制失效动作模式与通常动作模式可分别选择。
-
公开(公告)号：CN101207129A
公开(公告)日：2008-06-25
申请号：CN200710160024.3
申请日：2007-12-20
Applicant: 松下电器产业株式会社
CPC classification number: G11C11/413
Abstract: 本发明公开了半导体存储装置。目的在于：降低整个存储器在半导体基板所占的面积。具有多层次比特线结构的半导体存储装置包括存储单元、和放大通过比特线从存储单元读出的信号的放大电路。单元N阱区域和放大电路N阱区域连续地形成着，在该单元N阱区域中形成上述存储单元的P沟道晶体管，在该放大电路N阱区域中形成上述放大电路的P沟道晶体管。
-
公开(公告)号：CN101206918A
公开(公告)日：2008-06-25
申请号：CN200710199397.1
申请日：2007-12-20
Applicant: 松下电器产业株式会社
IPC: G11C11/413 , H01L27/11 , G11C7/18
Abstract: 具有保存存储数据的保存电路、和输出对应保存在保存电路中数据的信号的读出专用输出电路的多个存储单元的半导体记忆装置，上述读出专用输出电路，具有对应于保存在保存电路中的信号被控制的读出驱动晶体管，上述读出驱动晶体管的栅极长度，形成的比构成上述保存电路的晶体管的栅极长度长。还有，上述读出专用输出电路，具有由读出字选择电路控制的读出驱动晶体管，上述读出驱动晶体管的栅极长度，形成的比构成上述保存电路的晶体管的栅极长度长。
-
公开(公告)号：CN100354979C
公开(公告)日：2007-12-12
申请号：CN200310118140.0
申请日：2003-11-13
Applicant: 松下电器产业株式会社
IPC: G11C29/00
CPC classification number: G11C7/06 , G11C7/14 , G11C2207/065
Abstract: 提供一种能够提高产品的出产量的半导体存储装置。虚拟控制电路通过第一和第二虚拟字线而激活第一虚拟列和第二虚拟列，其中第一虚拟列包括在行方向上位于靠近行解码器的位置的多个虚拟单元，第二虚拟列包括在行方向上距离行解码器最远位置的多个虚拟单元，在第一虚拟列和第二虚拟列之间插入有多个存储单元。虚拟列选择器选择与第一虚拟列相连接的第一虚拟位线上的信号和与第二虚拟列相连接的第二虚拟位线上的信号中的一个，并将选择的信号输出到放大器控制电路。放大器控制电路根据来自虚拟列选择器的信号而产生关于放大器电路的放大器启动信号。
-
公开(公告)号：CN1770318A
公开(公告)日：2006-05-10
申请号：CN200510106464.1
申请日：2005-09-27
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/20 , G11C29/10 , G11C29/12 , G11C29/36 , G11C2029/3602 , G11C2029/5604
Abstract: 提供一种半导体存储装置，具有可瞬时进行涵盖全地址空间的失效位图的确认的单元。具备如下强制控制电路中的任意一种：对由特定的地址信号所选择的内存单元的写入数据或读出数据的逻辑进行强制控制的数据逻辑强制控制电路(21)，对由特定的行地址所选择的内存单元的控制，强制进行与通常动作不同的控制的特定行强制控制电路(40)，对由特定的列地址所选择的内存单元的控制，强制进行与通常动作不同的控制的特定列强制控制电路(50)。该强制失效动作模式与通常动作模式可分别选择。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.034 seconds)
