公开(公告)号：CN105957855A

公开(公告)日：2016-09-21

申请号：CN201610585991.3

申请日：2012-03-01

Applicant: 株式会社东芝

Inventor： 增渕勇人 ,  木村直树 ,  松本学 ,  森本丰太

IPC: H01L23/498 ,  H05K1/02

Abstract: 一种半导体装置，包括基板和搭载于该基板的多个非易失性半导体存储器，基板具有第1主面和朝向与第1主面相反侧的第2主面，并包括：第1布线层，其设置于第1主面，搭载多个非易失性半导体存储器；第2布线层，其设置于第2主面；作为内层而形成的多个布线层；以及多个绝缘层，其分别设置于这些布线层之间，形成在比基板的层构造的中心线靠第1主面侧的布线层以及第1布线层的布线密度的平均值即第1平均值与形成在比基板的层构造的中心线靠第2主面侧的布线层以及第2布线层的布线密度的平均值即第2平均值的差的绝对值即第1值为7.5％以下，作为内层而形成的多个布线层中的至少1个布线层的布线密度为80％以上。

公开(公告)号：CN102682842A

公开(公告)日：2012-09-19

申请号：CN201210052225.2

申请日：2012-03-01

Applicant: 株式会社东芝

Inventor： 增渕勇人 ,  木村直树 ,  松本学 ,  森本丰太

IPC: G11C16/06 ,  H01L27/10

CPC classification number: H01L25/18 ,  G11C5/02 ,  H01L23/3121 ,  H01L23/3142 ,  H01L23/49822 ,  H01L23/49838 ,  H01L23/5286 ,  H01L23/552 ,  H01L23/562 ,  H01L25/0655 ,  H01L25/50 ,  H01L27/115 ,  H01L2924/0002 ,  H05K1/0225 ,  H05K1/0271 ,  H05K1/0298 ,  H05K1/181 ,  H05K3/305 ,  H05K2201/09136 ,  H05K2201/09681 ,  H05K2201/10159 ,  Y02P70/613 ,  H01L2924/00

Abstract: 根据实施方式，提供包括基板、多个元件、粘结部的半导体存储器系统。基板具有形成布线图形的多层构造，在俯视时呈大致长方形形状。元件在基板表面层侧沿着长边方向被排列设置。粘结部使元件表面露出，同时被填充在元件之间的间隙、以及元件和基板的间隙。