公开(公告)号：CN105450212A

公开(公告)日：2016-03-30

申请号：CN201510083611.1

申请日：2015-02-16

Applicant: 株式会社东芝

Inventor： 常次幸男

IPC: H03K19/14

CPC classification number: H03K17/162 ,  H03K3/012 ,  H03K17/163 ,  H03K17/6872 ,  H03K19/00361 ,  H03K19/018521 ,  H04B10/697 ,  H04B10/802

Abstract: 本发明提供一种以低耗电驱动大范围的负荷电容的输出电路及光耦合装置。根据一实施方式，输出电路具备：输出部，包括设在电源电位与输出端子之间且在栅漏极间连接有第一电容元件的第一导电型的第一晶体管和设在上述输出端子与基准电位之间且在栅漏极间连接有第二电容元件的第二导电型的第二晶体管；第一驱动电路，根据上述第二晶体管的栅极电压检测上述第二晶体管截止的情况，并驱动上述第一晶体管；以及第二驱动电路，根据上述第一晶体管的栅极电压检测上述第一晶体管截止的情况，并驱动上述第二晶体管。

公开(公告)号：CN105958951B

公开(公告)日：2020-02-14

申请号：CN201510524953.2

申请日：2015-08-25

Applicant: 株式会社东芝

Inventor： 常次幸男

IPC: H03F1/32

Abstract: 根据一个实施方式，跨阻电路具备：跨阻放大器，将电流信号转换成电压信号；基准电压生成电路，生成基准电压信号；以及比较器，根据电压信号与基准电压信号的电压电平，生成与电流信号对应的脉冲信号。跨阻放大器具有：第一晶体管，将电流信号放大；电压转换器，对由第一晶体管放大后的电流信号进行电压转换；以及旁路电路，在第一晶体管的控制端子中流动的电流信号超过规定值时，使电流信号旁通。

公开(公告)号：CN102739233B

公开(公告)日：2015-08-05

申请号：CN201210070740.3

申请日：2012-03-16

Applicant: 株式会社东芝

Inventor： 常次幸男

IPC: H03K19/14

CPC classification number: H03K17/78 ,  G01J1/18 ,  G01J1/44 ,  H03K5/2481

Abstract: 本发明的实施方式提供能够通过使阈值电压的偏置电平变化来抑制振荡的接收电路。实施方式所涉及的接收电路具备：受光元件，接收光信号，输出与所述光信号对应的光电流；信号电压生成部，将所述光电流变换为信号电压进行输出；比较器，将所述信号电压与第一阈值或第二阈值进行比较；基准电压生成部，输出用于输入所述比较器的基准电压；以及开关，基于所述比较器的输出，将所述基准电压切换为所述第一阈值及所述第二阈值中的某个。

公开(公告)号：CN118694353A

公开(公告)日：2024-09-24

申请号：CN202310714546.2

申请日：2023-06-16

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 常次幸男

IPC: H03K17/785 ,  H01L25/16 ,  H03K17/081 ,  H02M1/38

Abstract: 本实施方式涉及半导体装置。本实施的半导体装置包含第一及第二开关元件、第一及第二发光元件、第一及第二光接收元件、第一及第二电压控制电路以及第一及第二开关控制电路。第一开关元件具有各自的一端与第一节点连接且各自的栅极端与第二节点连接的第一及第二晶体管。第二开关元件具有各自的一端与第三节点连接且各自的栅极端与第四节点连接的第三及第四晶体管。第一开关控制电路自输入信号从第一逻辑电平过渡到第二逻辑电平起在经过了第一时间之后第一发光元件使发光。第二开关控制电路自输入信号从第二逻辑电平过渡到第一逻辑电平起在经过了第二时间之后使第二发光元件停止发光。

公开(公告)号：CN105958951A

公开(公告)日：2016-09-21

申请号：CN201510524953.2

申请日：2015-08-25

Applicant: 株式会社东芝

Inventor： 常次幸男

IPC: H03F1/32

Abstract: 根据一个实施方式，跨阻电路具备：跨阻放大器，将电流信号转换成电压信号；基准电压生成电路，生成基准电压信号；以及比较器，根据电压信号与基准电压信号的电压电平，生成与电流信号对应的脉冲信号。跨阻放大器具有：第一晶体管，将电流信号放大；电压转换器，对由第一晶体管放大后的电流信号进行电压转换；以及旁路电路，在第一晶体管的控制端子中流动的电流信号超过规定值时，使电流信号旁通。

公开(公告)号：CN102739233A

公开(公告)日：2012-10-17

申请号：CN201210070740.3

申请日：2012-03-16

Applicant: 株式会社东芝

Inventor： 常次幸男

IPC: H03K19/14

CPC classification number: H03K17/78 ,  G01J1/18 ,  G01J1/44 ,  H03K5/2481

Abstract: 本发明的实施方式提供能够通过使阈值电压的偏置电平变化来抑制振荡的接收电路。实施方式所涉及的接收电路具备：受光元件，接收光信号，输出与所述光信号对应的光电流；信号电压生成部，将所述光电流变换为信号电压进行输出；比较器，将所述信号电压与第一阈值或第二阈值进行比较；基准电压生成部，输出用于输入所述比较器的基准电压；以及开关，基于所述比较器的输出，将所述基准电压切换为所述第一阈值及所述第二阈值中的某个。

公开(公告)号：CN117833894A

公开(公告)日：2024-04-05

申请号：CN202310660676.2

申请日：2023-06-06

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 常次幸男

IPC: H03K17/78 ,  H03K17/94

Abstract: 本发明的实施方式涉及半导体开关。根据本实施方式，半导体开关具备开关晶体管、发送元件、接收元件和电源电路。开关晶体管连接于一对输出端子之间。发送元件被输入输入信号。接收元件基于输入信号向发送元件的输入，以与发送元件绝缘的状态生成第一电流。电源电路根据第一电流的产生，向开关晶体管的控制电极供给电源电流。

公开(公告)号：CN111416606B

公开(公告)日：2023-08-22

申请号：CN201910635291.4

申请日：2019-07-15

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 常次幸男

IPC: H03K17/567

Abstract: 本发明涉及栅极控制电路及晶体管驱动电路，即使在电源电压低且低温时，也能够确保高端浮动电源的电位差，按照命令控制高端侧和低端侧的各栅极电压。栅极控制电路具备：第一栅极控制部，基于第一基准电压节点与第二基准电压节点之间的电位差，对在第一基准电压节点与输出节点之间连接的第一晶体管的栅极电压进行控制；第二栅极控制部，基于第三基准电压节点与第四基准电压节点之间的电位差，对在输出节点与第四基准电压节点之间连接的第二晶体管的栅极电压进行控制；以及电压调整电路，在第一基准电压节点的电压从初始电压上升的中途的第一期间和从通常电压下降的中途的第二期间中，使第一基准电压节点与第二基准电压节点之间的电位差暂时地增大。

公开(公告)号：CN112436829A

公开(公告)日：2021-03-02

申请号：CN202010016119.3

申请日：2020-01-08

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 常次幸男

IPC: H03K17/16

Abstract: 本发明的一个实施方式提供一种使功率晶体管的栅极驱动稳定的栅极驱动电路。实施方式的栅极驱动电路具备第一驱动电路，该第一驱动电路具备n型的第一晶体管、p型的第二晶体管、电平上升电路以及电平下降电路。第二晶体管与所述第一晶体管之间，彼此的漏极相连接，以比所述第一晶体管高的基准电压动作。电平上升电路使向所述第一晶体管的栅极施加的电压向高电平移位，并向所述第二晶体管的栅极反馈。电平下降电路使向所述第二晶体管的栅极施加的电压向低电平移位，并向所述第一晶体管的栅极反馈。第一驱动电路从所述第一晶体管以及所述第二晶体管的漏极输出第一功率晶体管的驱动电压。

公开(公告)号：CN112436829B

公开(公告)日：2024-08-06

申请号：CN202010016119.3

申请日：2020-01-08

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 常次幸男

IPC: H03K17/16

Abstract: 本发明的一个实施方式提供一种使功率晶体管的栅极驱动稳定的栅极驱动电路。实施方式的栅极驱动电路具备第一驱动电路，该第一驱动电路具备n型的第一晶体管、p型的第二晶体管、电平上升电路以及电平下降电路。第二晶体管与所述第一晶体管之间，彼此的漏极相连接，以比所述第一晶体管高的基准电压动作。电平上升电路使向所述第一晶体管的栅极施加的电压向高电平移位，并向所述第二晶体管的栅极反馈。电平下降电路使向所述第二晶体管的栅极施加的电压向低电平移位，并向所述第一晶体管的栅极反馈。第一驱动电路从所述第一晶体管以及所述第二晶体管的漏极输出第一功率晶体管的驱动电压。