公开(公告)号：CN1863435A

公开(公告)日：2006-11-15

申请号：CN200610008218.7

申请日：2006-02-16

Applicant: 株式会社丸和制作所

Inventor： 小泉信和

IPC: H05K3/02 ,  H05K1/02 ,  H05K3/00 ,  H05K3/40

CPC classification number: H01K3/10 ,  H05K3/427 ,  H05K2201/09736 ,  Y10T29/49156 ,  Y10T29/49165

Abstract: 一种印刷基板的制造方法，可以在图案形成时，防止基于位置错位的凸点部的缺损及导通不良，同时，在进行覆盖处理的前处理时，防止通孔内的断开及断开不良。该制造方法包括：在绝缘材料(7)的两面分别贴附有铜箔(F)的基体材料(6)上，首先设置多个通孔(1)用的贯通孔(2)的工序；将贯通孔(2)内进行导电化处理的工序；接着，由感光性干性薄膜覆盖基体材料(6)，作为电镀阻挡层使其显影及硬化的工序；以及，然后，将贯通孔(2)内和其开口周围(3)进行镀铜(5)的工序。而且事后进一步还包括：由金属保护覆膜(9)覆盖镀铜(5)的工序；接着，进行去除感光性干性薄膜的工序；之后，形成电路图案的工序；以及，进行覆盖处理的后工序。