-
公开(公告)号：JP6954974B2
公开(公告)日：2021-10-27
申请号：JP2019191830
申请日：2019-10-21
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L21/8242 , H01L27/108 , H01L21/336 , H01L29/788 , H01L29/792 , H01L21/8239 , H01L27/105 , H01L29/786 , H01L21/8234 , H01L27/06 , H01L27/088 , G11C5/02 , G11C11/405 , H01L27/1156
-
公开(公告)号：JP6864132B2
公开(公告)日：2021-04-28
申请号：JP2020042672
申请日：2020-03-12
Applicant: 株式会社半導体エネルギー研究所
IPC: G11C8/08 , G11C11/408
-
公开(公告)号：JP2021036598A
公开(公告)日：2021-03-04
申请号：JP2020180137
申请日：2020-10-28
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L27/04 , H01L29/786 , H01L21/336 , H01L21/3205 , H01L21/768 , H01L23/522 , G09F9/00 , G09F9/30 , H01L21/822
Abstract: 【課題】作製工程中にESDによる損傷を生じにくく、生産性が良く、消費電力の少ない、信頼性の良好な半導体装置を提供する。 【解決手段】半導体ウエハ100において、ダイシングラインと重なる位置にバンドギャップが2.5eV以上4.2eV以下、好ましくは2.7eV以上3.5eV以下の層を設ける。トランジスタなどの半導体装置の周囲にエネルギーバンドギャップが2.5eV以上4.2eV以下、好ましくは2.7eV以上3.5eV以下の層を設ける。当該層はフローティング状態でもよいし、特定の電位が供給されていてもよい。 【選択図】図1
-
公开(公告)号：JP6773453B2
公开(公告)日：2020-10-21
申请号：JP2016099297
申请日：2016-05-18
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L27/1156
-
公开(公告)号：JP6761270B2
公开(公告)日：2020-09-23
申请号：JP2016067315
申请日：2016-03-30
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L21/8242 , H01L27/108 , H01L29/786 , G11C11/405
-
Patent Agency Ranking
公开(公告)号：JP2020123734A
公开(公告)日：2020-08-13
申请号：JP2020068981
申请日：2020-04-07
Applicant: 株式会社半導体エネルギー研究所
Inventor： 長塚 修平
IPC: H01L27/108 , H01L29/786 , H01L21/8234 , H01L27/088 , H01L27/06 , H01L27/1156 , G11C11/405 , G11C11/56 , H01L21/8242
Abstract: 【課題】少ない数の電源電位で多値データの書き込みが可能な半導体装置を提供する。 【解決手段】トランジスタと、第1乃至第Nのスイッチと(Nは3以上の自然数)、第1乃至第N−1の容量素子と、を有する半導体装置である。第1の容量素子の第1の端子は、トランジスタのゲートに電気的に接続される。第Jの容量素子の第1の端子は、第J−1の容量素子の第2の端子に電気的に接続される(Jは2以上、N−1以下の自然数)。第1の電位は、第1のスイッチを介して、トランジスタのゲートに与えられる。第Kの電位は、第Kのスイッチを介して、第K−1の容量素子の第2の端子に与えられる(Kは2以上、N以下の自然数)。第1の容量素子の容量値は、トランジスタのゲート容量値と等しく、且つ、第Jの容量素子の容量値は、第J−1の容量素子の容量値と等しいことが好ましい。 【選択図】図1
-
公开(公告)号：JP2020043349A
公开(公告)日：2020-03-19
申请号：JP2019207164
申请日：2019-11-15
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L29/786 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L21/8242 , H01L27/108 , H01L21/336 , H01L29/788 , H01L29/792 , G11C11/405 , H01L27/1156
Abstract: 【課題】良好な電気特性を有するトランジスタを有する半導体装置を提供する。 【解決手段】記憶回路および回路が同一の基板に作製されている半導体装置であって、記 憶回路は、容量素子、第1のトランジスタ、および第2のトランジスタを有し、第1のト ランジスタのゲートには、容量素子、および第2のトランジスタのソースまたはドレイン のいずれか一方が電気的に接続され、回路は、第3のトランジスタと、第4のトランジス タと、を有し、第1のトランジスタおよび第3のトランジスタは、シリコンを含む活性層 を有し、第2のトランジスタおよび第4のトランジスタは、酸化物半導体を含む活性層を 有する。 【選択図】図23
-
公开(公告)号：JP6641037B2
公开(公告)日：2020-02-05
申请号：JP2019004069
申请日：2019-01-15
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L27/108 , H01L27/1156 , H01L21/336 , H01L29/788 , H01L29/792 , H01L21/28 , H01L29/786 , H01L29/417 , H01L29/423 , H01L29/49 , H01L21/8234 , H01L27/088 , G11C11/405 , H01L21/8242
-
公开(公告)号：JPWO2018167588A1
公开(公告)日：2020-01-09
申请号：JPIB2018051203
申请日：2018-02-27
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L27/108 , H01L21/8234 , H01L27/088 , H01L27/06 , H01L27/1156 , H01L29/786 , H01L21/336 , H01L21/8242
Abstract: 微細化または高集積化が可能な半導体装置を提供する。チャネル形成領域に酸化物を有する半導体装置であって、半導体装置は、第1のトランジスタ、第2のトランジスタ、第1の配線、第2の配線、及び第3の配線を有し、第1のトランジスタは、第1の絶縁体上の酸化物と、酸化物上の第2の絶縁体と、第2の絶縁体上の第1の導電体と、第1の導電体上の第3の絶縁体と、第2の絶縁体、第1の導電体、及び第3の絶縁体に接する、第4の絶縁体と、を有する。また、第2のトランジスタは、第5の絶縁体上の酸化物と、酸化物上の第6の絶縁体と、第6の絶縁体上の第2の導電体と、第2の導電体上の第7の絶縁体と、第6の絶縁体、第2の導電体、及び第7の絶縁体に接する、第8の絶縁体と、を有する。
-
公开(公告)号：JP2020005002A
公开(公告)日：2020-01-09
申请号：JP2019182982
申请日：2019-10-03
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L27/108 , H01L29/786 , H01L21/28 , H01L29/417 , H01L29/423 , H01L29/49 , H01L21/336 , H01L29/788 , H01L29/792 , H01L21/8239 , H01L27/105 , H01L27/11521 , H01L27/1156 , H01L21/8242
Abstract: 【課題】多値のデータの書き込みと読み出しを行うことのできる新規な半導体装置を提供 すること。 【解決手段】ビット線と、電源線と、第1及び第2のノードと、第1乃至第4のトランジ スタと、第1及び第2の容量素子と、を有するメモリセルであって、二つに分割された多 値のデータの一方を、第1のトランジスタを介して第1のノードに書き込み、他方を、第 2のトランジスタを介して、第2のノードに書き込む。第3のトランジスタのゲートは第 1のノードに接続され、第4のトランジスタのゲートは第2のノードに接続される。また 、第3及び第4のトランジスタは、ビット線と電源線の間の導通状態を制御する。第1及 び第2のトランジスタは、半導体層に酸化物半導体を有することが好ましい。 【選択図】図1
-
-
-
-
-
-
-
-
-
Search Results
169
records
(took 0.082 seconds)
