仿真错误添加电路
    1.
    发明授权

    公开(公告)号:CN1149800C

    公开(公告)日:2004-05-12

    申请号:CN99813139.3

    申请日:1999-11-11

    CPC classification number: H04L1/00 H04L1/0003 H04L1/241

    Abstract: 一种仿真错误添加电路,用于向正交调制码元数据添加仿真错误,其中基于指定误比特率的一个值被装载给计数器(11)上的计数时钟信号,计数器(11)的载波信号使PN数据生成器(21)的输出存储在移位寄存器(22)中,当所存储的数据和计数器(11)的计数值一致时PN比较电路(3)的输出被识别为错误脉冲,一旦接收到错误脉冲,比特选择器(40)根据PN数据生成器(41)的输出,在基于一个误比特率的时间间隔上,在诸如PSK调制码元数据的正交调制数据中随机地选择待添加错误的比特,从正交调制数据选择的比特在比特反转电路(5)中被反转后输出,从而添加错误。

    仿真错误添加电路
    2.
    发明公开

    公开(公告)号:CN1325582A

    公开(公告)日:2001-12-05

    申请号:CN99813139.3

    申请日:1999-11-11

    CPC classification number: H04L1/00 H04L1/0003 H04L1/241

    Abstract: 一种仿真错误添加电路,用于向正交调制码元数据添加仿真错误,其中基于指定误比特率的一个值被装载给计数器11上的计数时钟信号,计数器11的载波信号使PN数据生成器21的输出存储在移位寄存器22中,当所存储的数据和计数器11的计数值一致时PN比较电路3的输出被识别为错误脉冲,一旦接收到错误脉冲,比特选择器40根据PN数据生成器41的输出,在基于一个误比特率的时间间隔上,在诸如PSK调制码元数据的正交调制数据中随机地选择待添加错误的比特,从正交调制数据选择的比特在比特反转电路5中被反转后输出,从而添加错误。

    接收机的解调装置
    3.
    发明授权

    公开(公告)号:CN1241378C

    公开(公告)日:2006-02-08

    申请号:CN99803272.7

    申请日:1999-02-25

    Abstract: 可实现一种小规模电路。定时电路30从解调电路1A的输出I和Q检测脉冲串码元信号周期,解调电路1A用于正交地检测通过时分复用由BPSK、QPSK、和8PSK调制的数字信号获得的接收信号。模式再生电路40输出与发送侧相同的PN码模式。反相电路13和14输出I、Q作为PN码模式的比特′0′的RI、RQ,和-I、-Q作为比特′1′的RI、RQ。相位误差表15A包含作为反相电路13和14的输出的接收信号点的相位与仅相对RI、RQ的第一象限的绝对相位之间的相位误差。相位误差检测处理电路16A读取与RI、RQ的绝对值对应的相位误差数据,并将该数据调节成取决于RI、RQ的当前象限的数据。载波再生电路10A修改供正交检波中使用的参考载波的相位,以使调节的相位误差数据表示零。

    去交织电路
    5.
    发明公开

    公开(公告)号:CN1309838A

    公开(公告)日:2001-08-22

    申请号:CN99808761.0

    申请日:1999-07-08

    CPC classification number: H03M13/276 H03M13/2735 H03M13/2785

    Abstract: 提供用于BS数据广播接收机的去交织电路。该去交织电路具备较少的存储器。一个地址数据发生器(3)按去交织顺序地址将提供数据(A)给去交织存储器(4)。从地址数据(A)指定的在去交织存储器(4)中的一个地址位置读出每个主信号,对下一个主信号进行交织和写入该存储器的该地址位置。结果,去交织存储器(4)只需要一个超帧所占用的空间。

    BS数字广播接收机
    6.
    发明授权

    公开(公告)号:CN1144432C

    公开(公告)日:2004-03-31

    申请号:CN99806211.1

    申请日:1999-05-13

    Abstract: 一种具有较少数目的用于网格编码的延迟电路和没有8PSK解映射器的BS数字广播接收机。由维特比解码器6对基于绝对定相基带解调信号的接收信号点位置的QPSK基带信号进行维特比解码。由卷积编码器7重新卷积编码维特比解码器的输出。根据0度和相位误差检测接收信号点位置的相位之间的相位差从用于载波再生的相位误差表31搜索相位误差数据的高位四个比特。由延迟电路81至84将该高位四比特延迟维特比解码所需时间和卷积编码所需时间之和。由解映射值转换电路9解映射延迟输出。根据解映射输出和卷积编码输出确定的编码TCD2被输出为MSB编码判决/检错电路10的网格8PSK解码输出的MSB。

    接收机的解调装置
    8.
    发明公开

    公开(公告)号:CN1292190A

    公开(公告)日:2001-04-18

    申请号:CN99803272.7

    申请日:1999-02-25

    Abstract: 可实现一种小规模电路。定时电路30从解调电路1A的输出I和Q检测脉冲串码元信号周期,解调电路1A用于正交地检测通过时分复用由BPSK、QPSK、和8PSK调制的数字信号获得的接收信号。模式再生电路40输出与发送侧相同的PN码模式。反相电路13和14输出I、Q作为PN码模式的比特‘0’的RI、RQ,和-I、-Q作为比特‘1’的RI、 RQ。相位误差表15A包含作为反相电路13和14的输出的接收信号点的相位与仅相对RI、RQ的第一象限的绝对相位之间的相位误差。相位误差检测处理电路16A读取与RI、RQ的绝对值对应的相位误差数据,并将该数据调节成取决于RI、RQ的当前象限的数据。载波再生电路10A修改供正交检波中使用的参考载波的相位,以使调节的相位误差数据表示零。

Patent Agency Ranking