公开(公告)号：CN118732347A

公开(公告)日：2024-10-01

申请号：CN202410335820.X

申请日：2024-03-22

Applicant: 株式会社日本显示器

Inventor： 斋藤玲彦 ,  阿部裕行

IPC: G02F1/1345 ,  G09G3/36

Abstract: 本发明提供一种阵列基板及显示装置。实施方式的阵列基板具备配置于有源区域的多条信号线和与多条信号线连接的开关电路。多条信号线包括第1、第2信号线。开关电路包括：包含第1、第2晶体管的电路单元；与第1、第2晶体管连接的第1输入线；供给使第1晶体管导通的第1选择信号的第1选择线；供给使第2晶体管导通的第2选择信号的第2选择线；将第1晶体管和第1信号线连接、且与第1选择线交叉的第1输出线；以及将第2晶体管和第2信号线连接、且与第1选择线交叉的第2输出线。第1输出线中的与第1选择线交叉的第1交叉部分和第2输出线中的与第1选择线交叉的第2交叉部分形成于不同的层。

公开(公告)号：CN114981720A

公开(公告)日：2022-08-30

申请号：CN202080093559.7

申请日：2020-11-12

Applicant: 株式会社日本显示器

Inventor： 斋藤玲彦 ,  石川智一

IPC: G02F1/1343 ,  G02F1/1333 ,  G02F1/1368

Abstract: 抑制在周边区域中覆盖周边电路以及信号线的屏蔽层产生膜剥离电子设备具备：基板；在基板上设有多个像素的第1区域(DA)，其具有第一边、第二边、第三边、第四边以及多个曲线部；位于基板的端部(10s)与第1区域之间的第2区域(BE)；多个信号线；覆盖多个信号线的有机绝缘膜；配置在第2区域且与多个信号线连接的信号线连接电路(30)；将信号线连接电路和在第2区域中排列的多个端子连接的多个布线；第1屏蔽层(CES1)，其在至少一个曲线部的周围设在有机绝缘膜的上侧，覆盖信号线连接电路、多个布线以及多个信号线的至少一部分，并且设有多个开口；以及覆盖多个开口的第2屏蔽层(CES2)。

公开(公告)号：CN112233561A

公开(公告)日：2021-01-15

申请号：CN202011192586.8

申请日：2017-03-16

Applicant: 株式会社日本显示器

Inventor： 玉置昌哉 ,  斋藤玲彦

IPC: G09F9/30 ,  G02F1/1362 ,  G02F1/1343 ,  G09F9/302

Abstract: 本发明涉及显示装置。根据一实施方式，其具备：驱动部(DR)；第一像素电路(PC1)，在俯视观察中与驱动部(DR)分离，并与驱动部(DR)电连接；第二像素电路(PC2)，在俯视观察中比第一像素电路(PC1)更远离驱动部(DR)，并与驱动部(DR)电连接；第一像素电极(PE1)，在俯视观察中与驱动部(DR)重叠；第二像素电极(PE2)，在俯视观察中与第一像素电路(PC1)重叠；第一中继布线(RL1)，将第一像素电路(PC1)与第一像素电极(PE1)电连接；以及第二中继布线(RL2)，将第二像素电路(PC2)与第二像素电极(PE2)电连接。

公开(公告)号：CN114981720B

公开(公告)日：2024-08-16

申请号：CN202080093559.7

申请日：2020-11-12

Applicant: 株式会社日本显示器

Inventor： 斋藤玲彦 ,  石川智一

IPC: G02F1/1343 ,  G02F1/1333 ,  G02F1/1368

Abstract: 抑制在周边区域中覆盖周边电路以及信号线的屏蔽层产生膜剥离电子设备具备：基板；在基板上设有多个像素的第1区域(DA)，其具有第一边、第二边、第三边、第四边以及多个曲线部；位于基板的端部(10s)与第1区域之间的第2区域(BE)；多个信号线；覆盖多个信号线的有机绝缘膜；配置在第2区域且与多个信号线连接的信号线连接电路(30)；将信号线连接电路和在第2区域中排列的多个端子连接的多个布线；第1屏蔽层(CES1)，其在至少一个曲线部的周围设在有机绝缘膜的上侧，覆盖信号线连接电路、多个布线以及多个信号线的至少一部分，并且设有多个开口；以及覆盖多个开口的第2屏蔽层(CES2)。

公开(公告)号：CN112233561B

公开(公告)日：2022-12-27

申请号：CN202011192586.8

申请日：2017-03-16

Applicant: 株式会社日本显示器

Inventor： 玉置昌哉 ,  斋藤玲彦

IPC: G09F9/30 ,  G02F1/1362 ,  G02F1/1343 ,  G09F9/302

Abstract: 本发明涉及显示装置。根据一实施方式，其具备：驱动部(DR)；第一像素电路(PC1)，在俯视观察中与驱动部(DR)分离，并与驱动部(DR)电连接；第二像素电路(PC2)，在俯视观察中比第一像素电路(PC1)更远离驱动部(DR)，并与驱动部(DR)电连接；第一像素电极(PE1)，在俯视观察中与驱动部(DR)重叠；第二像素电极(PE2)，在俯视观察中与第一像素电路(PC1)重叠；第一中继布线(RL1)，将第一像素电路(PC1)与第一像素电极(PE1)电连接；以及第二中继布线(RL2)，将第二像素电路(PC2)与第二像素电极(PE2)电连接。

公开(公告)号：CN107203078B

公开(公告)日：2020-11-03

申请号：CN201710158584.9

申请日：2017-03-16

Applicant: 株式会社日本显示器

Inventor： 玉置昌哉 ,  斋藤玲彦

IPC: G02F1/1362 ,  G02F1/1333 ,  G09F9/302

Abstract: 本发明涉及显示装置。根据一实施方式，其具备：驱动部(DR)；第一像素电路(PC1)，在俯视观察中与驱动部(DR)分离，并与驱动部(DR)电连接；第二像素电路(PC2)，在俯视观察中比第一像素电路(PC1)更远离驱动部(DR)，并与驱动部(DR)电连接；第一像素电极(PE1)，在俯视观察中与驱动部(DR)重叠；第二像素电极(PE2)，在俯视观察中与第一像素电路(PC1)重叠；第一中继布线(RL1)，将第一像素电路(PC1)与第一像素电极(PE1)电连接；以及第二中继布线(RL2)，将第二像素电路(PC2)与第二像素电极(PE2)电连接。

公开(公告)号：CN107203078A

公开(公告)日：2017-09-26

申请号：CN201710158584.9

申请日：2017-03-16

Applicant: 株式会社日本显示器

Inventor： 玉置昌哉 ,  斋藤玲彦

IPC: G02F1/1362 ,  G02F1/1333 ,  G09F9/302

Abstract: 本发明涉及显示装置。根据一实施方式，其具备：驱动部(DR)；第一像素电路(PC1)，在俯视观察中与驱动部(DR)分离，并与驱动部(DR)电连接；第二像素电路(PC2)，在俯视观察中比第一像素电路(PC1)更远离驱动部(DR)，并与驱动部(DR)电连接；第一像素电极(PE1)，在俯视观察中与驱动部(DR)重叠；第二像素电极(PE2)，在俯视观察中与第一像素电路(PC1)重叠；第一中继布线(RL1)，将第一像素电路(PC1)与第一像素电极(PE1)电连接；以及第二中继布线(RL2)，将第二像素电路(PC2)与第二像素电极(PE2)电连接。