-
公开(公告)号：CN104956311A
公开(公告)日：2015-09-30
申请号：CN201380071895.1
申请日：2013-10-09
Applicant: 株式会社日立制作所
CPC classification number: G06F12/0868 , G06F3/0619 , G06F3/065 , G06F3/067 , G06F11/14 , G06F12/0895 , G06F13/10 , G06F2212/1016 , G06F2212/1041 , G06F2212/283 , G06F2212/313
Abstract: 存储系统具有：第一控制器，其具有第一缓冲区域和第一缓存区域；以及第二控制器，其具有第二缓冲区域和第二缓存区域。第一控制器将遵从于来自主机计算机的写入请求的写入数据不经由第一缓冲区域而保存到第一缓存区域，将保存到第一缓存区域的写入数据不经由第二缓冲区域而传送到第二缓存区域。第一控制器根据第一写入数据向第一缓存区域的保存是否成功或写入数据从第一缓存区域向第二控制器的传送是否成功，来决定将第一缓存区域和第二缓存区域中的哪一个设为复制源而将哪一个设为复制目的地，通过从复制源向复制目的地复制数据，来恢复与传送失败有关的区域内的数据。
-
公开(公告)号：CN101465295A
公开(公告)日：2009-06-24
申请号：CN200810174843.8
申请日：2001-06-29
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H01L21/336 , H01L21/8238 , H01L29/78 , H01L27/092
CPC classification number: H01L29/7845 , H01L21/0217 , H01L21/26586 , H01L21/823807 , H01L21/823814 , H01L21/823842 , H01L21/823864 , H01L21/84 , H01L27/092 , H01L27/0922 , H01L29/665 , H01L29/6659 , H01L29/7843 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体器件及其制造方法，该半导体器件具有在半导体基板的一主面的第1区域构成了沟道形成区域的n沟道导电型场效应晶体管、及在上述半导体基板的一主面的与第1区域不同的第2区域构成了沟道形成区域的p沟道导电型场效应晶体管，在该半导体器件中，在上述n沟道导电型场效应晶体管的沟道形成区域产生的内部应力、与在上述p沟道导电型场效应晶体管的沟道形成区域产生的内部应力相互不同。在上述n沟道导电型场效应晶体管的沟道形成区域产生的内部应力是拉伸应力，在上述p沟道导电型场效应晶体管的沟道形成区域产生的内部应力是压缩应力。
-
公开(公告)号：CN101359278A
公开(公告)日：2009-02-04
申请号：CN200810108901.7
申请日：2008-06-06
Applicant: 株式会社日立制作所
CPC classification number: G06F3/0647 , G06F3/0613 , G06F3/0635 , G06F3/0689 , G06F11/0796
Abstract: 本发明提供一种在后端连接的存储系统。不经由主机地在存储系统间进行连接。使交换设备介于存储系统中的控制器和存储装置之间。使交换设备具有的多个物理端口中的一个以上的物理端口成为：与其它存储系统中的其它交换设备所具有的多个物理端口中的一个以上的物理端口不经由主机地相互进行物理连接的物理端口。
-
公开(公告)号：CN1449585A
公开(公告)日：2003-10-15
申请号：CN01814948.0
申请日：2001-06-29
Applicant: 株式会社日立制作所 , 日立超大规模集成电路系统株式会社
IPC: H01L27/092 , H01L21/8238
CPC classification number: H01L29/7845 , H01L21/0217 , H01L21/26586 , H01L21/823807 , H01L21/823814 , H01L21/823842 , H01L21/823864 , H01L21/84 , H01L27/092 , H01L27/0922 , H01L29/665 , H01L29/6659 , H01L29/7843 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体器件，具有在半导体基板的一主面的第1区域构成了沟道形成区域的n沟道导电型场效应晶体管、及在上述半导体基板的一主面的与第1区域不同的第2区域构成了沟道形成区域的p沟道导电型场效应晶体管，在该半导体器件中，在上述n沟道导电型场效应晶体管的沟道形成区域产生的内部应力、与在上述p沟道导电型场效应晶体管的沟道形成区域产生的内部应力相互不同。在上述n沟道导电型场效应晶体管的沟道形成区域产生的内部应力是拉伸应力，在上述p沟道导电型场效应晶体管的沟道形成区域产生的内部应力是压缩应力。
-
-
Patent Agency Ranking
公开(公告)号：CN104471523A
公开(公告)日：2015-03-25
申请号：CN201280072911.4
申请日：2012-05-18
Applicant: 株式会社日立制作所
IPC: G06F3/06
CPC classification number: G06F13/34 , G06F3/0611 , G06F3/0658 , G06F3/0659 , G06F3/067 , G06F13/1642
Abstract: 本发明是一种群集式存储系统，利用该群集式存储系统，即使在从一个控制器的处理器发送对另一控制器的处理器的访问时，第二控制器的处理器也能够使对这一访问的处理优先，从而使得防止I/O处理被延迟。利用本发明的存储系统，第一控制器的第一处理器通过在针对其的处理将被第二控制器的第二处理器优先的请求信息和针对其的处理将不被优先的请求信息之间区分来向第二处理器传输将由第二处理器处理的请求信息，并且第二处理器通过在针对其的处理将被优先的请求信息与针对其的信息将不被优先的请求信息之间区分来获取请求信息。
-
公开(公告)号：CN1648842B
公开(公告)日：2010-04-28
申请号：CN200410047672.4
申请日：2004-05-28
Applicant: 株式会社日立制作所
IPC: G06F3/06
CPC classification number: G06F3/0661 , G06F3/0614 , G06F3/0626 , G06F3/0658 , G06F3/0659 , G06F3/067 , G06F12/0866
Abstract: 在具有SAN接口和NAS接口两者的混合型存储装置中，与NAS功能的障碍或NAS的负荷等无关，可以作为SAN功能独立地运行，而且，能通过简单的硬件实现。由接受文件单位的I/O命令的NAS控制板和接受块单位的I/O命令的SAN控制板安装存储装置的控制器并使两部分能独立地运行。那么，NAS控制板将NAS接口的文件单位的I/O命令变换为块单位的I/O命令并发送给SAN控制板。SAN控制板通过从SAN接受的块单位的I/O命令和从NAS控制板接收的块单位的I/O命令对存储在盘装置内的数据进行存取。
-
公开(公告)号：CN1983217A
公开(公告)日：2007-06-20
申请号：CN200610094307.8
申请日：2006-06-29
Applicant: 株式会社日立制作所
CPC classification number: H04L29/12009 , H04L29/12047 , H04L29/12254 , H04L41/0806 , H04L41/0809 , H04L41/0886 , H04L41/12 , H04L61/15 , H04L61/2038 , H04L67/1097
Abstract: 提出可以使在导入存储装置时或追加主机时的存储装置的设定作业简化的存储装置及其控制方法以及程序。检测连接了以没有被分配逻辑单元的主机组成的新主机，在检测到新主机时，对该新主机分配以新的逻辑单元组成的新逻辑单元，由此，在导入存储装置或追加主机时，存储装置的管理者无需操作管理终端，就可以进行逻辑单元的生成以及使逻辑单元和主机对应，而且还可以使在导入存储装置或追加主机时的存储装置的设定作业简化。
-
公开(公告)号：CN104956311B
公开(公告)日：2017-10-17
申请号：CN201380071895.1
申请日：2013-10-09
Applicant: 株式会社日立制作所
IPC: G06F3/06 , G06F12/0868 , G06F12/0895
CPC classification number: G06F12/0868 , G06F3/0619 , G06F3/065 , G06F3/067 , G06F11/14 , G06F12/0895 , G06F13/10 , G06F2212/1016 , G06F2212/1041 , G06F2212/283 , G06F2212/313
Abstract: 存储系统具有：第一控制器，其具有第一缓冲区域和第一缓存区域；以及第二控制器，其具有第二缓冲区域和第二缓存区域。第一控制器将遵从于来自主机计算机的写入请求的写入数据不经由第一缓冲区域而保存到第一缓存区域，将保存到第一缓存区域的写入数据不经由第二缓冲区域而传送到第二缓存区域。第一控制器根据第一写入数据向第一缓存区域的保存是否成功或写入数据从第一缓存区域向第二控制器的传送是否成功，来决定将第一缓存区域和第二缓存区域中的哪一个设为复制源而将哪一个设为复制目的地，通过从复制源向复制目的地复制数据，来恢复与传送失败有关的区域内的数据。
-
公开(公告)号：CN104471523B
公开(公告)日：2017-04-05
申请号：CN201280072911.4
申请日：2012-05-18
Applicant: 株式会社日立制作所
IPC: G06F3/06
CPC classification number: G06F13/34 , G06F3/0611 , G06F3/0658 , G06F3/0659 , G06F3/067 , G06F13/1642
Abstract: 本发明是一种群集式存储系统，利用该群集式存储系统，即使在从一个控制器的处理器发送对另一控制器的处理器的访问时，第二控制器的处理器也能够使对这一访问的处理优先，从而使得防止I/O处理被延迟。利用本发明的存储系统，第一控制器的第一处理器通过在针对其的处理将被第二控制器的第二处理器优先的请求信息和针对其的处理将不被优先的请求信息之间区分来向第二处理器传输将由第二处理器处理的请求信息，并且第二处理器通过在针对其的处理将被优先的请求信息与针对其的信息将不被优先的请求信息之间区分来获取请求信息。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.036 seconds)
