公开(公告)号：CN101925962A

公开(公告)日：2010-12-22

申请号：CN200980102871.1

申请日：2009-01-19

Applicant: 株式会社理技独设计系统

Inventor： 中冈裕司

IPC: G11C11/4096 ,  G11C11/401 ,  G11C11/407 ,  G11C11/4076

CPC classification number: G11C11/4076 ,  G11C7/1051 ,  G11C7/1066 ,  G11C7/1078 ,  G11C7/1093 ,  G11C11/4096

Abstract: 一种半导体存储器，它具备有着：在把数据给予写入的情况下，按将与写入指令被输入时的频率相同的时序的时候的数据写入到、被活性化了的存储体里的数据输入缓冲器(110)的样子给予实施控制；在把数据给予读出的情况下，按针对读出指令被输入时的频率数，用3以上的所定的读出反应时间，从被活性化了的存储体里将数据读出来的样子，对输出的数据输出缓冲器(120)给予实施控制的缓冲器控制回路(130)。