一种使用密闭外延生长技术形成的半导体装置

    公开(公告)号:CN108447825B

    公开(公告)日:2019-09-24

    申请号:CN201810358970.7

    申请日:2016-05-27

    Abstract: 本发明涉及一种使用密闭外延生长技术形成的半导体装置,其包含:隔离区,其横向界定半导体基板中的主动区;栅极结构,其位在该主动区上面;侧壁间隔物,其与该栅极结构的侧壁相邻;蚀刻终止层,其位在该主动区的一部分上面并予以覆盖;层间介电材料,其位在该主动区上面并覆盖该蚀刻终止层;密闭隆起源极/漏极区,其位在该主动区的上表面上与其接触,其中,该密闭隆起源极/漏极区在该侧壁间隔物的下侧壁表面部分与该蚀刻终止层的侧壁表面的至少一部分之间横向延伸并与其接触;以及传导接触组件,其延伸穿过该层间介电材料并直接接触该密闭隆起源极/漏极区的上表面。

    CMOS集成期间用密闭外延生长技术形成源/漏极接点的方法

    公开(公告)号:CN106206440A

    公开(公告)日:2016-12-07

    申请号:CN201610366212.0

    申请日:2016-05-27

    Abstract: 本发明涉及CMOS集成期间用密闭外延生长技术形成源/漏极接点的方法,具体包括于相同的第一外延生长程序期间,在相邻的一对第一虚设栅极结构之间形成第一密闭隆起源极/漏极区,并且在相邻的一对第二虚设栅极结构之间形成第二密闭隆起源极/漏极区,第一与第二密闭隆起源极/漏极区包括第一半导体材料。之后,进行取代金属栅极程序,以各别对第一与第二取代栅极结构取代所述对第一与第二虚设栅极结构。在进行取代金属栅极程序之后,对第一密闭隆起源极/漏极区形成第一接触元件,进行第二外延生长程序以在第二密闭隆起源极/漏极区上面形成第二半导体材料层,并且对此第二半导体材料层形成第二接触元件。

    CMOS集成期间用密闭外延生长技术形成源极和漏极接点的方法

    公开(公告)号:CN106206440B

    公开(公告)日:2018-05-18

    申请号:CN201610366212.0

    申请日:2016-05-27

    Abstract: 本发明涉及CMOS集成期间用密闭外延生长技术形成源极和漏极接点的方法,具体包括于相同的第一外延生长程序期间,在相邻的一对第一虚设栅极结构之间形成第一密闭隆起源极和漏极区,并且在相邻的一对第二虚设栅极结构之间形成第二密闭隆起源极和漏极区,第一与第二密闭隆起源极和漏极区包括第一半导体材料。之后,进行取代金属栅极程序,以各别对第一与第二取代栅极结构取代所述对第一与第二虚设栅极结构。在进行取代金属栅极程序之后,对第一密闭隆起源极和漏极区形成第一接触元件,进行第二外延生长程序以在第二密闭隆起源极和漏极区上面形成第二半导体材料层,并且对此第二半导体材料层形成第二接触元件。

    一种使用密闭外延生长技术形成的半导体装置

    公开(公告)号:CN108447825A

    公开(公告)日:2018-08-24

    申请号:CN201810358970.7

    申请日:2016-05-27

    Abstract: 本发明涉及一种使用密闭外延生长技术形成的半导体装置,其包含:隔离区,其横向界定半导体基板中的主动区;栅极结构,其位在该主动区上面;侧壁间隔物,其与该栅极结构的侧壁相邻;蚀刻终止层,其位在该主动区的一部分上面并予以覆盖;层间介电材料,其位在该主动区上面并覆盖该蚀刻终止层;密闭隆起源极/漏极区,其位在该主动区的上表面上与其接触,其中,该密闭隆起源极/漏极区在该侧壁间隔物的下侧壁表面部分与该蚀刻终止层的侧壁表面的至少一部分之间横向延伸并与其接触;以及传导接触组件,其延伸穿过该层间介电材料并直接接触该密闭隆起源极/漏极区的上表面。

Patent Agency Ranking