公开(公告)号：CN102655027A

公开(公告)日：2012-09-05

申请号：CN201210054259.5

申请日：2012-03-02

Applicant: 爱德万测试株式会社

Inventor： 根岸利幸

IPC: G11C29/48

CPC classification number: G01R31/31919 ,  G11C29/56004

Abstract: 本发明提供一种在高速模式时生成自由度高的图案数据的测试装置。所述测试装置具有用于输出与和预定测试速度分别同步输入的输入图案相对应的图案数据的多个图案输出部，各图案输出部分别具有普通模式和高速模式两个动作模式，在高速模式下，各图案输出部分别将与输入至自己的图案输出部中的输入图案相对应的图案数据和与输入至其他图案输出部中的输入图案相对应的图案数据分别作为与多个分割速度对应的图案数据中的至少一个数据而输出。

公开(公告)号：CN1784608A

公开(公告)日：2006-06-07

申请号：CN200480011917.6

申请日：2004-05-13

Applicant: 爱德万测试株式会社

Inventor： 根岸利幸

IPC: G01R31/28

CPC classification number: G01R31/31928

Abstract: 一种测试装置，其波形成形部包括：使用于控制测试信号的第1变化点的时序的置位信号进行延迟的第1a延迟电路；使用于控制根据由第1a延迟电路被延迟的置位信号进行变化的测试信号的第2变化点时序的复位信号进行延迟的第1b延迟电路；使用于控制测试信号的第3变化点时序的置位信号进行延迟的第2a延迟电路；使用于控制根据由第2a延迟电路被延迟的置位信号进行变化的测试信号的第4变化点的时序的复位信号进行延迟的第2b延迟电路；使用于控制对驱动器的启动信号的第1变化点的时序的置位信号进行延迟的第3a延迟电路；使用于控制周期基准信号的设定周期中的，对驱动器的启动信号的第2变化点的时序的复位信号进行延迟的第3b延迟电路。

公开(公告)号：CN100424519C

公开(公告)日：2008-10-08

申请号：CN200480011917.6

申请日：2004-05-13

Applicant: 爱德万测试株式会社

Inventor： 根岸利幸

IPC: G01R31/28

CPC classification number: G01R31/31928

Abstract: 一种测试装置，其波形成形部包括：使用于控制测试信号的第1变化点的时序的置位信号进行延迟的第1a延迟电路；使用于控制根据由第1a延迟电路被延迟的置位信号进行变化的测试信号的第2变化点时序的复位信号进行延迟的第1b延迟电路；使用于控制测试信号的第3变化点时序的置位信号进行延迟的第2a延迟电路；使用于控制根据由第2a延迟电路被延迟的置位信号进行变化的测试信号的第4变化点的时序的复位信号进行延迟的第2b延迟电路；使用于控制对驱动器的启动信号的第1变化点的时序的置位信号进行延迟的第3a延迟电路；使用于控制周期基准信号的设定周期中的，对驱动器的启动信号的第2变化点的时序的复位信号进行延迟的第3b延迟电路。

公开(公告)号：CN102655027B

公开(公告)日：2015-07-15

申请号：CN201210054259.5

申请日：2012-03-02

Applicant: 爱德万测试株式会社

Inventor： 根岸利幸

IPC: G11C29/48

CPC classification number: G01R31/31919 ,  G11C29/56004

Abstract: 本发明提供一种在高速模式时生成自由度高的图案数据的测试装置。所述测试装置具有用于输出与和预定测试速度分别同步输入的输入图案相对应的图案数据的多个图案输出部，各图案输出部分别具有普通模式和高速模式两个动作模式，在高速模式下，各图案输出部分别将与输入至自己的图案输出部中的输入图案相对应的图案数据和与输入至其他图案输出部中的输入图案相对应的图案数据分别作为与多个分割速度对应的图案数据中的至少一个数据而输出。