公开(公告)号：CN105388560A

公开(公告)日：2016-03-09

申请号：CN201510520035.2

申请日：2015-08-21

Applicant: 瑞萨电子株式会社

Inventor： 国岛浩之 ,  中柴康隆 ,  若林胜 ,  绵贯真一 ,  小泽健 ,  宇佐美达矢 ,  山本悦章 ,  坂本圭司

IPC: G02B6/12

Abstract: 本发明涉及一种光学半导体器件。提供了可防止在光学半导体器件中电信号的质量降低的技术。在与电信号传输线的延伸方向垂直的横截面中，电信号传输线被包括第一噪声截止布线、第二插塞、第一层布线、第一插塞、屏蔽半导体层、第一插塞、第一层布线、第二插塞和第二噪声截止布线的屏蔽部包围，屏蔽部被固定到参考电位。由此，屏蔽部阻挡由于源自半导体衬底的磁场或电场的作用而导致的影响电信号传输线的噪声。

公开(公告)号：CN106024689A

公开(公告)日：2016-10-12

申请号：CN201610034162.6

申请日：2016-01-19

Applicant: 瑞萨电子株式会社

Inventor： 宇佐美达矢 ,  坂本圭司 ,  国嶋浩之

IPC: H01L21/683 ,  H01L27/02 ,  H01L21/027

CPC classification number: G02B6/1347 ,  G02B6/12004 ,  G02B6/122 ,  G02B6/136 ,  G02B2006/12061 ,  G02B2006/121 ,  G02F1/025 ,  H01L23/562 ,  H01L21/6831 ,  H01L21/027 ,  H01L27/02

Abstract: 本发明提供半导体器件及其制造方法，不出现不良情况地使SOI晶片相对于半导体制造装置所具备的静电卡盘吸附、脱离。在构成SOI晶片的绝缘膜(CL)上形成了由半导体层(SL)构成的矩形光波导(PO)、光相位移位器(PS)以及光调制器(PC)后，将在SOI晶片的背面形成的背面绝缘膜去除。在俯视图中不与矩形光波导(PO)、光相位移位器(PS)以及光调制器(PC)重叠的位置，在绝缘膜(CL)上形成自绝缘膜(CL)的上表面起具有第一深度的多个槽(TR)。由此，之后，即使将SOI晶片搭载于半导体制造装置所具备的静电卡盘，也能够使得电荷易于从SOI晶片释放，因此电荷不易蓄积于SOI晶片的背面。

公开(公告)号：CN103378101A

公开(公告)日：2013-10-30

申请号：CN201310148693.4

申请日：2013-04-19

Applicant: 瑞萨电子株式会社

Inventor： 仓智司 ,  日佐光男 ,  坂本圭司 ,  岩崎太一

IPC: H01L27/105 ,  H01L29/08 ,  H01L21/8239

CPC classification number: H01L27/088 ,  H01L21/823418 ,  H01L21/823437 ,  H01L21/823443 ,  H01L21/823456 ,  H01L27/10808 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10894 ,  H01L27/10897 ,  H01L28/24

Abstract: 本发明的一些实施例涉及半导体器件及其制造方法。可以在相同的衬底上形成需要减少泄漏电流的第一晶体管以及需要高速运算和低功耗兼容的第二晶体管，并且为两种类型的晶体管分别提供足够的性能。第一晶体管需要减少泄漏电流。第二晶体管需要低功耗、高速运算。衬底的形成第二扩散层的部分的上表面形成为低于形成第一扩散层的部分的上表面。

公开(公告)号：CN106024689B

公开(公告)日：2021-06-25

申请号：CN201610034162.6

申请日：2016-01-19

Applicant: 瑞萨电子株式会社

Inventor： 宇佐美达矢 ,  坂本圭司 ,  国嶋浩之

IPC: H01L21/683 ,  H01L27/02 ,  H01L21/027

Abstract: 本发明提供半导体器件及其制造方法，不出现不良情况地使SOI晶片相对于半导体制造装置所具备的静电卡盘吸附、脱离。在构成SOI晶片的绝缘膜(CL)上形成了由半导体层(SL)构成的矩形光波导(PO)、光相位移位器(PS)以及光调制器(PC)后，将在SOI晶片的背面形成的背面绝缘膜去除。在俯视图中不与矩形光波导(PO)、光相位移位器(PS)以及光调制器(PC)重叠的位置，在绝缘膜(CL)上形成自绝缘膜(CL)的上表面起具有第一深度的多个槽(TR)。由此，之后，即使将SOI晶片搭载于半导体制造装置所具备的静电卡盘，也能够使得电荷易于从SOI晶片释放，因此电荷不易蓄积于SOI晶片的背面。

公开(公告)号：CN105388560B

公开(公告)日：2020-01-14

申请号：CN201510520035.2

申请日：2015-08-21

Applicant: 瑞萨电子株式会社

Inventor： 国岛浩之 ,  中柴康隆 ,  若林胜 ,  绵贯真一 ,  小泽健 ,  宇佐美达矢 ,  山本悦章 ,  坂本圭司

IPC: G02B6/12

Abstract: 本发明涉及一种光学半导体器件。提供了可防止在光学半导体器件中电信号的质量降低的技术。在与电信号传输线的延伸方向垂直的横截面中，电信号传输线被包括第一噪声截止布线、第二插塞、第一层布线、第一插塞、屏蔽半导体层、第一插塞、第一层布线、第二插塞和第二噪声截止布线的屏蔽部包围，屏蔽部被固定到参考电位。由此，屏蔽部阻挡由于源自半导体衬底的磁场或电场的作用而导致的影响电信号传输线的噪声。

公开(公告)号：CN108807273B

公开(公告)日：2023-10-17

申请号：CN201810826061.1

申请日：2013-04-19

Applicant: 瑞萨电子株式会社

Inventor： 仓智司 ,  日佐光男 ,  坂本圭司 ,  岩崎太一

IPC: H01L21/8234 ,  H10B12/00

Abstract: 本发明的一些实施例涉及半导体器件及其制造方法。可以在相同的衬底上形成需要减少泄漏电流的第一晶体管以及需要高速运算和低功耗兼容的第二晶体管，并且为两种类型的晶体管分别提供足够的性能。第一晶体管需要减少泄漏电流。第二晶体管需要低功耗、高速运算。衬底的形成第二扩散层的部分的上表面形成为低于形成第一扩散层的部分的上表面。

公开(公告)号：CN108807273A

公开(公告)日：2018-11-13

申请号：CN201810826061.1

申请日：2013-04-19

Applicant: 瑞萨电子株式会社

Inventor： 仓智司 ,  日佐光男 ,  坂本圭司 ,  岩崎太一

IPC: H01L21/8234 ,  H01L27/108

CPC classification number: H01L27/088 ,  H01L21/823418 ,  H01L21/823437 ,  H01L21/823443 ,  H01L21/823456 ,  H01L27/10808 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10894 ,  H01L27/10897 ,  H01L28/24

Abstract: 本发明的一些实施例涉及半导体器件及其制造方法。可以在相同的衬底上形成需要减少泄漏电流的第一晶体管以及需要高速运算和低功耗兼容的第二晶体管，并且为两种类型的晶体管分别提供足够的性能。第一晶体管需要减少泄漏电流。第二晶体管需要低功耗、高速运算。衬底的形成第二扩散层的部分的上表面形成为低于形成第一扩散层的部分的上表面。

公开(公告)号：CN103378101B

公开(公告)日：2018-08-17

申请号：CN201310148693.4

申请日：2013-04-19

Applicant: 瑞萨电子株式会社

Inventor： 仓智司 ,  日佐光男 ,  坂本圭司 ,  岩崎太一

IPC: H01L27/105 ,  H01L29/08 ,  H01L21/8239

CPC classification number: H01L27/088 ,  H01L21/823418 ,  H01L21/823437 ,  H01L21/823443 ,  H01L21/823456 ,  H01L27/10808 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10894 ,  H01L27/10897 ,  H01L28/24

Abstract: 本发明的一些实施例涉及半导体器件及其制造方法。可以在相同的衬底上形成需要减少泄漏电流的第一晶体管以及需要高速运算和低功耗兼容的第二晶体管，并且为两种类型的晶体管分别提供足够的性能。第一晶体管需要减少泄漏电流。第二晶体管需要低功耗、高速运算。衬底的形成第二扩散层的部分的上表面形成为低于形成第一扩散层的部分的上表面。