公开(公告)号：CN117894849A

公开(公告)日：2024-04-16

申请号：CN202410218944.X

申请日：2019-05-15

Applicant: 瑞萨电子株式会社

Inventor： 堰和彦

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/28

Abstract: 本公开的实施例涉及半导体器件和制造半导体器件的方法。首先，包括绝缘膜的堆叠膜的偏移间隔物形成在半导体层的上表面、栅电极的侧表面和盖膜的侧表面上。接下来，绝缘膜的部分被去除以暴露半导体层的上表面。接下来，在栅电极的侧表面被绝缘膜覆盖的状态下，外延层形成在半导体层的暴露的上表面上。此时，在偏移间隔物当中，作为氮化硅膜的绝缘膜形成在最接近栅电极的位置，并且绝缘膜的上端形成在栅电极的侧表面上的位置比栅电极的上表面的位置高。

公开(公告)号：CN117255562A

公开(公告)日：2023-12-19

申请号：CN202310570036.2

申请日：2023-05-19

Applicant: 瑞萨电子株式会社

Inventor： 堰和彦 ,  川嶋祥之

IPC: H10B43/35 ,  H10B43/40 ,  H10B41/35 ,  H10B41/41

Abstract: 本公开的各实施例涉及半导体器件及其制造方法。在存储器区域中，限定了其中没有形成升高的外延层的存储器区域第一部分、其中形成第一升高的外延层的存储器区域第二部分和其中形成第二升高的外延层的存储器区域第三部分。在该存储器区域第一部分中，形成存储器晶体管的第一扩散层第一部分和选择晶体管的第二扩散层第一部分。该存储器晶体管的第一扩散层第二部分形成该第一升高的外延层中。在该第二升高的外延层中形成该选择晶体管的第二扩散层第二部分。

公开(公告)号：CN110556293B

公开(公告)日：2024-03-08

申请号：CN201910401527.8

申请日：2019-05-15

Applicant: 瑞萨电子株式会社

Inventor： 堰和彦

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

公开(公告)号：CN110556293A

公开(公告)日：2019-12-10

申请号：CN201910401527.8

申请日：2019-05-15

Applicant: 瑞萨电子株式会社

Inventor： 堰和彦

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

Abstract: 本公开的实施例涉及半导体器件和制造半导体器件的方法。首先，包括绝缘膜的堆叠膜的偏移间隔物形成在半导体层的上表面、栅电极的侧表面和盖膜的侧表面上。接下来，绝缘膜的部分被去除以暴露半导体层的上表面。接下来，在栅电极的侧表面被绝缘膜覆盖的状态下，外延层形成在半导体层的暴露的上表面上。此时，在偏移间隔物当中，作为氮化硅膜的绝缘膜形成在最接近栅电极的位置，并且绝缘膜的上端形成在栅电极的侧表面上的位置比栅电极的上表面的位置高。