公开(公告)号：CN104821309B

公开(公告)日：2019-01-15

申请号：CN201510051312.X

申请日：2015-01-30

Applicant: 瑞萨电子株式会社

Inventor： 大森和幸 ,  村中诚志 ,  前川和义

IPC: H01L23/532 ,  H01L21/768

Abstract: 本发明涉及一种半导体装置及其制造方法。改善了半导体装置的性能。在一个实施例中，例如，沉积时间从4.6秒增大为6.9秒。换句话说，在一个实施例中，通过增大沉积时间来增大氮化钽膜的厚度。具体地说，在一个实施例中，增大沉积时间使得在要耦合到宽互连的连接孔的底部上设置的氮化钽膜具有在从5至10nm的范围内的厚度。

公开(公告)号：CN116960180A

公开(公告)日：2023-10-27

申请号：CN202310446531.2

申请日：2023-04-24

Applicant: 瑞萨电子株式会社

Inventor： 大森和幸 ,  山口直

IPC: H01L29/78 ,  H01L21/336 ,  H10B51/30

Abstract: 本公开涉及半导体器件及其制造方法。一种铁电存储器单元包括形成在半导体衬底上的顺电膜和形成在顺电膜上的铁电层。铁电层包括铁电膜和多个晶粒。铁电膜由包含金属氧化物和第一元素的材料制成。多个晶粒由与形成铁电膜的材料不同的材料制成，并且由铁电体制成。

公开(公告)号：CN106057775B

公开(公告)日：2020-08-11

申请号：CN201610216608.7

申请日：2016-04-08

Applicant: 瑞萨电子株式会社

Inventor： 大森和幸

IPC: H01L23/532 ,  H01L23/528 ,  H01L23/488 ,  H01L21/768 ,  H01L21/60

Abstract: 一种半导体器件及其制造方法，所述半导体器件可以防止再配线之间的电短路。在铜再配线的各个侧表面上形成阻挡膜。阻挡膜包括例如锰氧化物膜。所述阻挡膜也与阻挡金属膜的各个端表面接触，所述阻挡金属膜的各个端表面位于从铜再配线的侧表面向内后退的位置。通过铜再配线、阻挡膜和阻挡金属膜形成再配线部。

公开(公告)号：CN104347529A

公开(公告)日：2015-02-11

申请号：CN201410334655.2

申请日：2014-07-14

Applicant: 瑞萨电子株式会社

Inventor： 一之濑一仁 ,  村中诚志 ,  大森和幸

IPC: H01L23/12 ,  H01L21/304

CPC classification number: H01L23/564 ,  H01L21/4825 ,  H01L21/561 ,  H01L21/565 ,  H01L21/6836 ,  H01L21/76835 ,  H01L21/76879 ,  H01L21/78 ,  H01L23/3114 ,  H01L23/3192 ,  H01L23/49503 ,  H01L23/4952 ,  H01L23/49562 ,  H01L23/49582 ,  H01L23/49586 ,  H01L23/522 ,  H01L23/5226 ,  H01L23/525 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53295 ,  H01L24/03 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L24/97 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05155 ,  H01L2224/05644 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/48844 ,  H01L2224/85 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明公开了可靠性能够得以改善的半导体装置。所述半导体装置包括：经由第一绝缘膜在半导体衬底之上形成的第一配线；第二绝缘膜，包括覆盖所述第一配线的无机膜并具有已执行CMP处理的平坦表面；第三绝缘膜，形成在所述第二绝缘膜之上并且包括具有比所述第二绝缘膜的抗湿性高的抗湿性的无机膜；以及第二配线，形成在所述第三绝缘膜之上。所述第二配线的厚度比所述第一配线的厚度大10倍或10倍以上，并且所述第二配线位于所述第三绝缘膜之上，而在所述第二配线自身和所述第三绝缘膜之间没有有机绝缘膜插入。

公开(公告)号：CN106057775A

公开(公告)日：2016-10-26

申请号：CN201610216608.7

申请日：2016-04-08

Applicant: 瑞萨电子株式会社

Inventor： 大森和幸

IPC: H01L23/532 ,  H01L23/528 ,  H01L23/488 ,  H01L21/768 ,  H01L21/60

Abstract: 一种半导体器件及其制造方法，所述半导体器件可以防止再配线之间的电短路。在铜再配线的各个侧表面上形成阻挡膜。阻挡膜包括例如锰氧化物膜。所述阻挡膜也与阻挡金属膜的各个端表面接触，所述阻挡金属膜的各个端表面位于从铜再配线的侧表面向内后退的位置。通过铜再配线、阻挡膜和阻挡金属膜形成再配线部。

公开(公告)号：CN104821309A

公开(公告)日：2015-08-05

申请号：CN201510051312.X

申请日：2015-01-30

Applicant: 瑞萨电子株式会社

Inventor： 大森和幸 ,  村中诚志 ,  前川和义

IPC: H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76843 ,  C23C14/0641 ,  C23C14/165 ,  C23C14/34 ,  H01L21/2855 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/7684 ,  H01L21/76846 ,  H01L21/76876 ,  H01L21/76879 ,  H01L21/76897 ,  H01L23/528 ,  H01L23/5283 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体装置及其制造方法。改善了半导体装置的性能。在一个实施例中，例如，沉积时间从4.6秒增大为6.9秒。换句话说，在一个实施例中，通过增大沉积时间来增大氮化钽膜的厚度。具体地说，在一个实施例中，增大沉积时间使得在要耦合到宽互连的连接孔的底部上设置的氮化钽膜具有在从5至10nm的范围内的厚度。