公开(公告)号：CN109979949B

公开(公告)日：2024-06-28

申请号：CN201811583471.4

申请日：2018-12-24

Applicant: 瑞萨电子株式会社

Inventor： 中山知士 ,  绵贯真一 ,  小松大士 ,  桑岛照弘 ,  小仓卓 ,  奥秋广幸 ,  清水繁明

IPC: H01L27/144 ,  H01L23/528 ,  H01L23/48 ,  H01L21/768

Abstract: 本发明的实施例涉及半导体装置及其制造方法。为了改善半导体装置的性能，在p型半导体PR之上形成半导体层EP。在半导体层EP之上形成n型半导体层NR1。半导体层PR、半导体层EP和半导体层NR1分别配置光接收器的一部分。在半导体层EP之上形成与半导体层EP的材料不同的材料的盖层，并且在盖层内形成硅化物层，该硅化物层是金属与被包括在盖层中的材料的反应产物。穿过硅化物层在盖层之上形成具有阻挡金属膜BM1的插塞。这里，在半导体层NR1内未形成金属与被包括在半导体层NR1中的材料的反应产物。

公开(公告)号：CN108074988A

公开(公告)日：2018-05-25

申请号：CN201711064521.3

申请日：2017-10-31

Applicant: 瑞萨电子株式会社

Inventor： 绵贯真一 ,  小松大士 ,  中山知士 ,  小仓卓 ,  桑岛照弘

IPC: H01L31/02 ,  H01L31/105

CPC classification number: H01L31/028 ,  H01L31/02005 ,  H01L31/02161 ,  H01L31/022408 ,  H01L31/02327 ,  H01L31/105

Abstract: 本发明涉及半导体器件。对半导体制造装置的锗(Ge)污染被抑制。锗是硅半导体工艺中的异种材料。半导体器件被提供有包括n型锗层的Ge光电二极管和与n型锗层电容耦合的插塞。换句话说，Ge光电二极管的n型锗层和插塞彼此不直接接触，而是彼此电容耦合。

公开(公告)号：CN109979949A

公开(公告)日：2019-07-05

申请号：CN201811583471.4

申请日：2018-12-24

Applicant: 瑞萨电子株式会社

Inventor： 中山知士 ,  绵贯真一 ,  小松大士 ,  桑岛照弘 ,  小仓卓 ,  奥秋广幸 ,  清水繁明

IPC: H01L27/144 ,  H01L23/528 ,  H01L23/48 ,  H01L21/768

Abstract: 本发明的实施例涉及半导体装置及其制造方法。为了改善半导体装置的性能，在p型半导体PR之上形成半导体层EP。在半导体层EP之上形成n型半导体层NR1。半导体层PR、半导体层EP和半导体层NR1分别配置光接收器的一部分。在半导体层EP之上形成与半导体层EP的材料不同的材料的盖层，并且在盖层内形成硅化物层，该硅化物层是金属与被包括在盖层中的材料的反应产物。穿过硅化物层在盖层之上形成具有阻挡金属膜BM1的插塞。这里，在半导体层NR1内未形成金属与被包括在半导体层NR1中的材料的反应产物。

公开(公告)号：CN106340562A

公开(公告)日：2017-01-18

申请号：CN201610428167.7

申请日：2016-06-16

Applicant: 瑞萨电子株式会社

Inventor： 宇佐美达矢 ,  小仓卓

IPC: H01L31/10 ,  H01L31/028 ,  H01L21/205 ,  C23C16/44

Abstract: 本发明提供一种半导体装置及其制造方法，实现暗电流小的锗受光器。锗受光器(PD1)由在p型硅芯层(PSC)的上表面上依次层叠的p型锗层(PG)、非掺杂的i型锗层(IG)以及n型锗层(NG)构成，在i型锗层(IG)的侧面形成由硅构成的第1罩层(CA1)，在n型锗层(NG)的上表面以及侧面形成由硅构成的第2罩层(CA2)。另外，在n型锗层(NG)中导入了具有比锗的共价键半径更小的共价键半径的元素例如磷或者砷等。

公开(公告)号：CN105374797A

公开(公告)日：2016-03-02

申请号：CN201510476953.X

申请日：2015-08-06

Applicant: 瑞萨电子株式会社

Inventor： 小仓卓 ,  宇佐美达矢 ,  儿玉哲 ,  上野秀一郎 ,  伊藤聪 ,  伊藤孝政

IPC: H01L23/528 ,  H01L23/532 ,  H01L27/108

CPC classification number: H01L23/53266 ,  H01L21/76829 ,  H01L21/76831 ,  H01L21/76841 ,  H01L21/76843 ,  H01L23/53223 ,  H01L23/5329 ,  H01L23/53295 ,  H01L27/10885 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 设置在互连层中的导体被允许具有低电阻。在衬底上方设置绝缘体膜，绝缘体膜由SiO(1-x)Nx(其中在XRD分析结果中x>0.5)构成。在绝缘体膜上方设置互连，互连包括第一层和第二层。第一层包括TiN、TaN、WN以及RuN中的至少一个。第二层被设置在第一层上方，并且由例如W的具有低于第一层的电阻的材料形成。