公开(公告)号：CN101937916B

公开(公告)日：2012-07-25

申请号：CN201010255093.4

申请日：2006-11-29

Applicant: 瑞萨电子株式会社

Inventor： 林崇弘 ,  丰岛俊辅 ,  坂本和夫 ,  森野直纯 ,  田中一雄

IPC: H01L27/02 ,  H01L23/00 ,  H01L23/528

CPC classification number: H01L23/49844 ,  H01L23/49811 ,  H01L23/50 ,  H01L23/5226 ,  H01L23/5286 ,  H01L23/53228 ,  H01L23/585 ,  H01L24/05 ,  H01L24/06 ,  H01L24/49 ,  H01L27/0255 ,  H01L27/092 ,  H01L2224/02166 ,  H01L2224/05025 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05124 ,  H01L2224/05624 ,  H01L2224/06102 ,  H01L2224/06133 ,  H01L2224/06143 ,  H01L2224/06153 ,  H01L2224/06163 ,  H01L2224/49105 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/12036 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: 一种半导体设备，包括：半导体芯片；输出电路(11)，在半导体芯片中成行布置，输出电路中的每个包括彼此耦合的第一MISFET(27)和第二MISFET(21)；键合焊盘(4)；布线(M7)，其中的每个布线布置在键合焊盘中的每个之下；导电塞(PG)，其中的每个导电塞布置在键合焊盘中的每个以及布线中的每个之间；接地布线(7)，布置在键合焊盘之下，并且耦合至输出电路中的每个的第一MISFET；以及电源布线(8)，布置在键合焊盘之下，并且耦合至输出电路中的每个的第二MISFET，其中在平面视图中，布线中的每个以及导电塞中的每个位于输出电路中的每个的第一MISFET和第二MISFET之间，以及其中在平面视图中，布线中的每个以及导电塞中的每个位于接地布线和电源布线之间。

公开(公告)号：CN101685818B

公开(公告)日：2013-08-28

申请号：CN200910205258.4

申请日：2006-11-29

Applicant: 瑞萨电子株式会社

Inventor： 林崇弘 ,  丰岛俊辅 ,  坂本和夫 ,  森野直纯 ,  田中一雄

IPC: H01L27/04 ,  H01L23/528 ,  H01L23/485

CPC classification number: H01L23/49844 ,  H01L23/49811 ,  H01L23/50 ,  H01L23/5226 ,  H01L23/5286 ,  H01L23/53228 ,  H01L23/585 ,  H01L24/05 ,  H01L24/06 ,  H01L24/49 ,  H01L27/0255 ,  H01L27/092 ,  H01L2224/02166 ,  H01L2224/05025 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05124 ,  H01L2224/05624 ,  H01L2224/06102 ,  H01L2224/06133 ,  H01L2224/06143 ,  H01L2224/06153 ,  H01L2224/06163 ,  H01L2224/49105 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/12036 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: 本发明的目的在于提供一种能够减小半导体器件的平面尺寸的技术。输入/输出电路形成在半导体衬底上方，接地布线和电源布线通过输入/输出电路上方，且用于键合焊盘的导电层形成在其上方。输入/输出电路由用作保护元件的nMISFET形成区域和pMISFET形成区域中的MISFET元件、电阻元件形成区域中的电阻元件以及二极管元件形成区域中的二极管元件形成。连接到保护元件并置于接地布线和电源布线下方的布线在nMISFET形成区域和pMISFET形成区域之间以及在接地布线和电源布线之间的引出区域中引出，以连接到导电层。

公开(公告)号：CN101937916A

公开(公告)日：2011-01-05

申请号：CN201010255093.4

申请日：2006-11-29

Applicant: 瑞萨电子株式会社

Inventor： 林崇弘 ,  丰岛俊辅 ,  坂本和夫 ,  森野直纯 ,  田中一雄

IPC: H01L27/02 ,  H01L23/00 ,  H01L23/528

CPC classification number: H01L23/49844 ,  H01L23/49811 ,  H01L23/50 ,  H01L23/5226 ,  H01L23/5286 ,  H01L23/53228 ,  H01L23/585 ,  H01L24/05 ,  H01L24/06 ,  H01L24/49 ,  H01L27/0255 ,  H01L27/092 ,  H01L2224/02166 ,  H01L2224/05025 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05124 ,  H01L2224/05624 ,  H01L2224/06102 ,  H01L2224/06133 ,  H01L2224/06143 ,  H01L2224/06153 ,  H01L2224/06163 ,  H01L2224/49105 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/12036 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: 一种半导体设备，包括：半导体芯片；输出电路(11)，在半导体芯片中成行布置，输出电路中的每个包括彼此耦合的第一MISFET(27)和第二MISFET(21)；键合焊盘(4)；布线(M7)，其中的每个布线布置在键合焊盘中的每个之下；导电塞(PG)，其中的每个导电塞布置在键合焊盘中的每个以及布线中的每个之间；接地布线(7)，布置在键合焊盘之下，并且耦合至输出电路中的每个的第一MISFET；以及电源布线(8)，布置在键合焊盘之下，并且耦合至输出电路中的每个的第二MISFET，其中在平面视图中，布线中的每个以及导电塞中的每个位于输出电路中的每个的第一MISFET和第二MISFET之间，以及其中在平面视图中，布线中的每个以及导电塞中的每个位于接地布线和电源布线之间。