公开(公告)号：CN110875276A

公开(公告)日：2020-03-10

申请号：CN201910654902.X

申请日：2019-07-19

Applicant: 瑞萨电子株式会社

Inventor： 桥本千惠美 ,  矢山浩辅 ,  松崎智一

IPC: H01L23/522 ,  H03K3/011

Abstract: 本公开的实施例涉及半导体器件。在模塑封装过程结束后，多晶硅电阻具有大电阻变化率。为了实现高精度微调，期望实现几乎不受通过模塑封装过程在衬底中生成的应力和温度波动影响的电阻。电阻元件形成在多个布线层中，并且具有形成在第一布线层中的第一导电层、形成在第二布线层中的第二导电层、以及连接第一导电层和第二导电层的层间导电层的重复图案，并且层间导电层由多种材料形成。

公开(公告)号：CN109148423A

公开(公告)日：2019-01-04

申请号：CN201810662239.3

申请日：2018-06-25

Applicant: 瑞萨电子株式会社

Inventor： 桥本千惠美 ,  矢山浩辅 ,  常野克己 ,  松崎智一

IPC: H01L23/64 ,  H01L27/02 ,  H01L27/08 ,  H03K3/011

CPC classification number: H03K3/011 ,  H01L23/5226 ,  H01L23/5228 ,  H01L23/53266 ,  H01L23/53271 ,  H01L27/0802 ,  H01L28/20 ,  H03K3/356113 ,  H01L27/0207

Abstract: 本发明提供一种半导体装置。多晶硅电阻的模塑封装工艺结束后的电阻变动率大。为了能够实现高精度的修调，期望实现一种几乎不受到由于模塑封装工艺而在基板产生的应力的影响的电阻。电阻元件形成于多个布线层，具有第1导电层(51)、第2导电层(52)以及层间导电层(53)的重复图案，所述第1导电层(51)形成于第1布线层，所述第2导电层(52)形成于第2布线层，所述层间导电层(53)将第1导电层(51)与第2导电层(52)连接。

公开(公告)号：CN208589437U

公开(公告)日：2019-03-08

申请号：CN201820986413.5

申请日：2018-06-25

Applicant: 瑞萨电子株式会社

Inventor： 桥本千惠美 ,  矢山浩辅 ,  常野克己 ,  松崎智一

IPC: H01L23/64 ,  H01L27/02 ,  H01L27/08 ,  H03K3/011

Abstract: 本实用新型提供一种半导体装置。多晶硅电阻的模塑封装工艺结束后的电阻变动率大。为了能够实现高精度的修调，期望实现一种几乎不受到由于模塑封装工艺而在基板产生的应力的影响的电阻。电阻元件形成于多个布线层，具有第1导电层(51)、第2导电层(52)以及层间导电层(53)的重复图案，所述第1导电层(51)形成于第1布线层，所述第2导电层(52)形成于第2布线层，所述层间导电层(53)将第1导电层(51)与第2导电层(52)连接。(ESM)同样的发明创造已同日申请发明专利