-
公开(公告)号：CN108986862A
公开(公告)日：2018-12-11
申请号：CN201810524038.7
申请日：2018-05-28
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及一种半导体装置及存储模块。选择译码器(303)根据至少1位的地址位控制多个选择信号(cen1～cenn)的电平。存储模块(30-i(i＝1～N))在对应的选择信号(ceni)为激活电平时被选择，从而能够进行数据的读取及写入。故障判定部(304)根据多个选择信号(cen1～cenn)的电平判定选择译码器(303)是否处于故障状态。
-
公开(公告)号：CN107463461B
公开(公告)日：2022-09-30
申请号：CN201710412604.0
申请日：2017-06-05
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及存储器宏和半导体集成电路器件。提供了一种存储器宏，该存储器宏允许检测用于输入的地址信号的获取电路中的故障。存储器宏包括地址输入端子、时钟输入端子、存储器阵列和控制单元。控制单元包括暂时存储器电路，该暂时存储器电路与从时钟输入端子输入的输入时钟信号同步地获取输入到地址输入端子的输入地址信号，并且输出输入地址信号作为内部地址信号。存储器宏还包括内部地址输出端子，所述部地址输出端子输出用于与输入地址信号进行比较的内部地址信号。
-
Patent Agency Ranking
公开(公告)号：CN113284546A
公开(公告)日：2021-08-20
申请号：CN202110144294.5
申请日：2021-02-02
Applicant: 瑞萨电子株式会社
Abstract: 本公开涉及一种半导体装置。该半导体装置包括：以矩阵布置的存储器阵列，与存储器单元行相对应设置的多条字线，用于驱动多条字线中的一条字线的字驱动器，与该字驱动器连接的多条行选择线，以及行解码器，该行解码器用于基于输入行地址信息将行选择信号输出到多条行选择线。根据实施例，半导体装置可以以简单的方法检测地址解码器的故障。
-
公开(公告)号：CN108806743B
公开(公告)日：2023-10-24
申请号：CN201810390512.1
申请日：2018-04-27
Applicant: 瑞萨电子株式会社
IPC: G11C11/417
Abstract: 一种半导体设备包括：存储器单元，具有通过从电源线VSS和VDD施加的电压驱动的存储器单位；以及存储器单元电位控制器，用于调整施加于存储器单位的电压的电位。存储器单元电位控制器包括设置在电源线VSS和ARVSS之间的第一电位调整部以及设置在电源线VDD与ARVSS之间的第二电位调整部。此外，存储器单元电位控制器通过第一电位调整部基于在电源线VSS与存储器单位的第一端部之间提供的第一电流来调整电源线ARVSS的电位，并且通过第二电位调整部调整在电源线VDD与ARVSS之间提供的第二电流，从而快速地稳定施加于存储器单位的电位。
-
公开(公告)号：CN108986862B
公开(公告)日：2023-10-31
申请号：CN201810524038.7
申请日：2018-05-28
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及一种半导体装置及存储模块。选择译码器(303)根据至少1位的地址位控制多个选择信号(cen1～cenn)的电平。存储模块(30‑i(i＝1～N))在对应的选择信号(ceni)为激活电平时被选择，从而能够进行数据的读取及写入。故障判定部(304)根据多个选择信号(cen1～cenn)的电平判定选择译码器(303)是否处于故障状态。
-
公开(公告)号：CN108806743A
公开(公告)日：2018-11-13
申请号：CN201810390512.1
申请日：2018-04-27
Applicant: 瑞萨电子株式会社
IPC: G11C11/417
Abstract: 一种半导体设备包括：存储器单元，具有通过从电源线VSS和VDD施加的电压驱动的存储器单位；以及存储器单元电位控制器，用于调整施加于存储器单位的电压的电位。存储器单元电位控制器包括设置在电源线VSS和ARVSS之间的第一电位调整部以及设置在电源线VDD与ARVSS之间的第二电位调整部。此外，存储器单元电位控制器通过第一电位调整部基于在电源线VSS与存储器单位的第一端部之间提供的第一电流来调整电源线ARVSS的电位，并且通过第二电位调整部调整在电源线VDD与ARVSS之间提供的第二电流，从而快速地稳定施加于存储器单位的电位。
-
公开(公告)号：CN107463461A
公开(公告)日：2017-12-12
申请号：CN201710412604.0
申请日：2017-06-05
Applicant: 瑞萨电子株式会社
CPC classification number: G11C11/405 , G11C7/062 , G11C8/16 , G11C11/40603 , G11C11/4085 , G11C11/4087 , G11C29/024 , G11C29/32 , G11C2029/1202 , G11C2207/104 , H03K19/1776 , G06F11/1008 , G11C29/42
Abstract: 本发明涉及存储器宏和半导体集成电路器件。提供了一种存储器宏，该存储器宏允许检测用于输入的地址信号的获取电路中的故障。存储器宏包括地址输入端子、时钟输入端子、存储器阵列和控制单元。控制单元包括暂时存储器电路，该暂时存储器电路与从时钟输入端子输入的输入时钟信号同步地获取输入到地址输入端子的输入地址信号，并且输出输入地址信号作为内部地址信号。存储器宏还包括内部地址输出端子，所述部地址输出端子输出用于与输入地址信号进行比较的内部地址信号。
-
-
-
-
-
-
Search Results
7
records
(took 0.032 seconds)
