公开(公告)号：CN110677450A

公开(公告)日：2020-01-10

申请号：CN201910575610.7

申请日：2019-06-28

Applicant: 瑞萨电子株式会社

Inventor： 赤坂元雄 ,  金子智 ,  青野直树 ,  渡边裕 ,  粉川贵行

IPC: H04L29/08

Abstract: 本公开的实施例涉及半导体器件和通信。在传统的半导体器件中，不能降低三进制串行数据通信中消耗的功率。根据一个实施例，半导体器件具有传输处理电路10，其将二进制传输数据Dbin_TX的二进制表示转换为表示为三进制数的三进制传输数据Dter_TX并且生成与该三进制传输数据Dter_TX相对应的传输信号，其中传输处理电路10验证包括在三进制传输数据Dter_TX中的值的出现频率，将具有最高状态转换的信号改变模式指派给与最低出现值相对应的传输信号逻辑电平，并且生成传输信号。

公开(公告)号：CN110677450B

公开(公告)日：2024-05-14

申请号：CN201910575610.7

申请日：2019-06-28

Applicant: 瑞萨电子株式会社

Inventor： 赤坂元雄 ,  金子智 ,  青野直树 ,  渡边裕 ,  粉川贵行

IPC: H04L67/565

Abstract: 本公开的实施例涉及半导体器件和通信。在传统的半导体器件中，不能降低三进制串行数据通信中消耗的功率。根据一个实施例，半导体器件具有传输处理电路10，其将二进制传输数据Dbin_TX的二进制表示转换为表示为三进制数的三进制传输数据Dter_TX并且生成与该三进制传输数据Dter_TX相对应的传输信号，其中传输处理电路10验证包括在三进制传输数据Dter_TX中的值的出现频率，将具有最高状态转换的信号改变模式指派给与最低出现值相对应的传输信号逻辑电平，并且生成传输信号。