-
公开(公告)号：CN105103245A
公开(公告)日：2015-11-25
申请号：CN201480019375.0
申请日：2014-03-27
Applicant: 罗姆股份有限公司
CPC classification number: H05K1/181 , H01C1/012 , H01C1/14 , H01G2/065 , H01G4/228 , H01G4/40 , H05K1/11 , H05K3/3442 , H05K5/02 , H05K2201/10015 , H05K2201/10022 , H05K2201/1003
Abstract: 本发明的复合芯片构件包括：多个芯片元件，在共用的基板上相互隔着间隔而配置多个芯片元件，多个芯片元件具有互不相同的功能；和一对电极，在各所述芯片元件中形成于所述基板的表面。由此，可以提供能缩小相对于安装基板的接合面积(安装面积)且能实现装配作业的效率化的复合芯片构件。
-
公开(公告)号：CN110070970B
公开(公告)日：2022-06-03
申请号：CN201910056909.1
申请日：2014-03-27
Applicant: 罗姆股份有限公司
Abstract: 本发明的复合芯片构件包括：多个芯片元件，在共用的基板上相互隔着间隔而配置多个芯片元件，多个芯片元件具有互不相同的功能；和一对电极，在各所述芯片元件中形成于所述基板的表面。由此，可以提供能缩小相对于安装基板的接合面积(安装面积)且能实现装配作业的效率化的复合芯片构件。
-
公开(公告)号：CN111180205B
公开(公告)日：2021-10-22
申请号：CN201911100351.9
申请日：2019-11-12
Applicant: 罗姆股份有限公司
Inventor： 渡边敬吏
Abstract: 本发明提供一种能够提高制造效率且能够降低成本的芯片电容器及其制造方法。本发明提供一种芯片电容器(1)，其包含：第1电容器单元(20)，形成在衬底(2)上，且包含第1下部电极(17)、第1介电层(18)及第1上部电极(19)；第2绝缘层(26)，形成在第1电容器单元(20)上；第2导电层，形成在第2绝缘层(26)上，且包含第1配线部(37)及第2配线部(38)，该第1配线部(37)经由第1接触孔(33)与第1下部电极(17)连接，且经由第3接触孔(35)与第1焊盘部(13)连接，该第2配线部(38)经由第2接触孔(34)与第1上部电极(19)连接，且经由第4接触孔(36)与第2焊盘部(14)连接；第1外部电极(7)，与第1配线部(37)连接；以及第2外部电极(8)，与第2配线部(38)连接。
-
公开(公告)号：CN112582482B
公开(公告)日：2024-01-02
申请号：CN202010442475.1
申请日：2020-05-22
Applicant: 罗姆股份有限公司
IPC: H01L29/866 , H01L29/868 , H01L21/329 , H01L27/08
Abstract: 本发明提供一种能够实现优异的电特性的二极管芯片。本发明提供一种二极管芯片(1)，包含：半导体芯片(10)，具有第1主面(11)；第1pin结部(31)，在第1极性方向上形成在第1主面(11)的表层部；第1二极管对(37)(整流器对)，包含与第1pin结部(31)隔开且在第1极性方向上形成在半导体芯片(10)内部的第1pn结部(35)、及以反向连接于第1pn结部(35)的方式在第2极性方向上形成在第1主面(11)的表层部的第1反向pin结部(38)；以及第1接合分离沟槽(46)，以将第1pin结部(31)与第1二极管对(37)划分开的方式形成在第1主面(11)。
-
公开(公告)号：CN110504257B
公开(公告)日：2023-12-08
申请号：CN201910772090.9
申请日：2013-10-25
Applicant: 罗姆股份有限公司
IPC: H01L27/06 , H01L27/10 , H10B63/00 , H01G2/06 , H01G4/005 , H01G4/228 , H01G4/30 , H01G4/40 , H01L21/66 , H01L23/522 , H01L29/94 , H10N97/00 , H01L21/329 , H01L23/49 , H05K1/11 , H05K1/16 , H05K1/18 , H01G4/232 , H05K3/34
Abstract: 本发明提供一种片状电容器、电路组件以及电子设备。本发明的片状电容器包含：基板、形成在所述基板上的一对外部电极、连接在所述一对外部电极之间的电容器元件、以及与所述电容器元件并联连接在所述一对外部电极之间的双向二极管。此外，本发明的电路组件包含：本发明的片状电容器、以及在与所述基板的表面相对置的安装面具有以焊料与所述外部电极相接合的焊盘。(56)对比文件CA 2263357 A1,1998.02.19CN 101441960 A,2009.05.27US 5365079 A,1994.11.15EP 0055110 A2,1982.06.30
-
Patent Agency Ranking
公开(公告)号：CN112582482A
公开(公告)日：2021-03-30
申请号：CN202010442475.1
申请日：2020-05-22
Applicant: 罗姆股份有限公司
IPC: H01L29/866 , H01L29/868 , H01L21/329 , H01L27/08
Abstract: 本发明提供一种能够实现优异的电特性的二极管芯片。本发明提供一种二极管芯片(1)，包含：半导体芯片(10)，具有第1主面(11)；第1pin结部(31)，在第1极性方向上形成在第1主面(11)的表层部；第1二极管对(37)(整流器对)，包含与第1pin结部(31)隔开且在第1极性方向上形成在半导体芯片(10)内部的第1pn结部(35)、及以反向连接于第1pn结部(35)的方式在第2极性方向上形成在第1主面(11)的表层部的第1反向pin结部(38)；以及第1接合分离沟槽(46)，以将第1pin结部(31)与第1二极管对(37)划分开的方式形成在第1主面(11)。
-
公开(公告)号：CN112582481A
公开(公告)日：2021-03-30
申请号：CN202010442434.2
申请日：2020-05-22
Applicant: 罗姆股份有限公司
Inventor： 渡边敬吏
IPC: H01L29/866 , H01L29/868 , H01L21/329 , H01L27/08
Abstract: 本发明提供一种能够实现优异的电学特性的半导体装置。本发明提供一种二极管芯片(1)(半导体装置)，包含：半导体芯片(10)，包含p型的第1半导体层(14)、及形成在第1半导体层(14)之上的n型的第2半导体层(15)；第1焊垫分离沟槽(277)，以贯通第2半导体层(15)，到达第1半导体层(14)的方式，形成在半导体芯片(10)，通过将半导体芯片(10)的一部分与其他区域加以区隔，而在第1半导体层(14)与第2半导体层(15)之间形成第1内部寄生电容(C1)；中间绝缘层(91)，被覆第2半导体层(15)；及第1电极层(101)，隔着中间绝缘层(91)对向于通过第1焊垫分离沟槽(277)而区隔出的区域，在与半导体芯片(10)之间形成串联连接于第1内部寄生电容(C1)的第1外部寄生电容(CO1)。
-
公开(公告)号：CN110070970A
公开(公告)日：2019-07-30
申请号：CN201910056909.1
申请日：2014-03-27
Applicant: 罗姆股份有限公司
Abstract: 本发明的复合芯片构件包括：多个芯片元件，在共用的基板上相互隔着间隔而配置多个芯片元件，多个芯片元件具有互不相同的功能；和一对电极，在各所述芯片元件中形成于所述基板的表面。由此，可以提供能缩小相对于安装基板的接合面积(安装面积)且能实现装配作业的效率化的复合芯片构件。
-
公开(公告)号：CN105103245B
公开(公告)日：2019-02-19
申请号：CN201480019375.0
申请日：2014-03-27
Applicant: 罗姆股份有限公司
Abstract: 本发明的复合芯片构件包括：多个芯片元件，在共用的基板上相互隔着间隔而配置多个芯片元件，多个芯片元件具有互不相同的功能；和一对电极，在各所述芯片元件中形成于所述基板的表面。由此，可以提供能缩小相对于安装基板的接合面积(安装面积)且能实现装配作业的效率化的复合芯片构件。
-
公开(公告)号：CN112582481B
公开(公告)日：2024-01-02
申请号：CN202010442434.2
申请日：2020-05-22
Applicant: 罗姆股份有限公司
Inventor： 渡边敬吏
IPC: H01L29/866 , H01L29/868 , H01L21/329 , H01L27/08
Abstract: 本发明提供一种能够实现优异的电学特性的半导体装置。本发明提供一种二极管芯片(1)(半导体装置)，包含：半导体芯片(10)，包含p型的第1半导体层(14)、及形成在第1半导体层(14)之上的n型的第2半导体层(15)；第1焊垫分离沟槽(277)，以贯通第2半导体层(15)，到达第1半导体层(14)的方式，形成在半导体芯片(10)，通过将半导体芯片(10)的一部分与其他区域加以区隔，而在第1半导体层(14)与第2半导体层(15)之间形成第1内部寄生电容(C1)；中间绝缘层(91)，被覆第2半导体层(15)；及第1电极层(101)，隔着中间绝缘层(91)对向于通过第1焊垫分离沟槽间形成串联连接于第1内部寄生电容(C1)的第1外部寄生电容(CO1)。(277)而区隔出的区域，在与半导体芯片(10)之
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.037 seconds)
