-
公开(公告)号：CN119154880A
公开(公告)日：2024-12-17
申请号：CN202411177283.7
申请日：2024-08-26
Applicant: 西安电子科技大学
Abstract: 本发明涉及一种时间域乒乓式量化超高速模数转换器，包括：采样开关、电压时间转换模块、第一乒乓通道、第二乒乓通道、时间余差产生器、异步流水线逐次逼近时间数字转换器、编码器和码值组合单元；采样开关用于对输入信号进行采样；电压时间转换模块用于对采样信号进行电压时间信号转换；第一乒乓通道和第二乒乓通道用于在不同采样周期内对差分时间信号量化；时间余差产生器用于产生时间余差信号；异步流水线逐次逼近时间数字转换器用于对剩余时间差量化；编码器用于进行码值转换；码值组合单元用于组合第一量化码值和第二量化码值。该转换器在实现两个通道采样速度的基础上大大减少了电路面积，并且时钟信号的时钟偏斜与抖动不会影响电路性能。
-
公开(公告)号：CN114679179B
公开(公告)日：2024-11-19
申请号：CN202210271022.6
申请日：2022-03-18
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种高速时域可重构混合型模数转换器，包括：逐次逼近型模数转换器，用于对输入的差分电压信号进行粗量化，得到余量电压信号，同时输出第一数字信号；余量放大器，连接逐次逼近型模数转换器，用于对余量电压信号进行放大；电压‑时间转换器，连接余量放大器，用于将放大后的余量电压信号转换为时间信号；时间‑数字转换器，连接电压‑时间转换器，用于将时间信号转换为第二数字信号；输出模块，连接逐次逼近型模数转换器和时间‑数字转换器，用于将第一数字信号和第二数字信号进行组合，输出数字码信号。本发明提供的高速时域可重构混合型模数转换器，显著降低在低电源电压下电压域高速高精度ADC的设计复杂度，功耗以及面积。
-
公开(公告)号：CN118473413A
公开(公告)日：2024-08-09
申请号：CN202410633533.7
申请日：2024-05-21
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种基于扰动注入的高速流水线SAR ADC及其校准方法，本发明通过设计通道A和通道B将传统的ADC分为成了两路，利用两路第二级输出结果进行校准，降低了输入信号的幅值，从而在减小了校准所需点数的同时，大大减小了噪声，使得本发明实施例仅需要传统结构十分之一的采样点数就能够完成校准，极大地提高了校准的速度；本发明实施例采用分裂ADC的方式，将一路ADC分裂为了两路，每路ADC的电容的电容值只有原来的一半，因此分裂后的ADC的大小和功耗相比原有ADC变化不大；通过对位权重信息的不断更新，实现对位权重信息的持续校准，从而使得高速流水线SAR ADC的输出结果更加精确。
-
公开(公告)号：CN117215168A
公开(公告)日：2023-12-12
申请号：CN202311076113.5
申请日：2023-08-24
Applicant: 西安电子科技大学
IPC: G04F10/00
Abstract: 本发明涉及一种可配置时间域流水线模数转换器，包括：第一可配置模数转换器和多个级联的第二可配置模数转换器，其中，第一可配置模数转换器作为可配置时间域流水线模数转换器的第一级，用于将输入的电压信号转换为时间信号，并对时间信号进行量化后传输至多个级联的第二可配置模数转换器中；第二可配置模数转换器，用于对输入的余量时间信号逐级进行放大并量化产生对应的数字码和余量时间信号；其中，第一可配置模数转换器和第二可配置模数转换器通过设置的放电和充电开关电容阵列实现时间增益可配置的功能。本发明采用可配置TA和SA TDC的结构，避免了电压放大器的使用，线性度较高，满足ADC的精度配置要求，不需要时间余量产生器。
-
公开(公告)号：CN110798218B
公开(公告)日：2023-06-09
申请号：CN201910866185.7
申请日：2019-09-12
Applicant: 西安电子科技大学
Abstract: 本发明涉及一种基于整数权重的非二进制逐次逼近型模数转换器，包括：栅压自举开关(1)、可配置电容DAC阵列(2)、电压比较器(3)、异步时钟产生电路(4)、可配置逻辑控制电路(5)、寄存器(6)以及可配置译码器(7)。该模数转换器的可配置电容DAC阵列、可配置逻辑控制电路和可配置译码器可在RES分辨率配置信号的控制下进行电路重构，以满足相应分辨率下的电路要求，实现分辨率的灵活配置；同时，采用非二进制电容DAC阵列，在量化过程中引入冗余，可对量化过程中的误差进行校准，同时减少整体量化时间，从而提高量化速度和精度，因此提高了模数转换器的转换速率和有效位数。
-
Patent Agency Ranking
公开(公告)号：CN114567326A
公开(公告)日：2022-05-31
申请号：CN202210082333.8
申请日：2022-01-24
Applicant: 西安电子科技大学
Abstract: 本发明提供的一种超高速动态电流积分型采样保持电路，通过放电采样电路将输入信号由电压形式转化为呈线性关系的电流形式；每一路状态控制电路根据自身输入的逻辑时序形成不同的控制状态，并在不同的控制状态下对自身连接的采样电容进行充放电，完成对所述差分模拟输入信号的超低功耗电流积分采样以及保持过程，以实现抗混叠效果。本发明的放电采样电路可以提高采样的线性度，且输入信号直接连接于输入管栅极，实现输入缓冲器功能，同时动态的实现方式，使得电路静态功耗为零，实现超低功耗采样。因此本发明节省了采样电路前端的抗混叠滤波器和输入缓冲器，电路内部无需自举开关，同时没有静态功耗，可以简化电路结构，降低整体功耗。
-
公开(公告)号：CN110518911B
公开(公告)日：2021-02-26
申请号：CN201910631148.8
申请日：2019-07-12
Applicant: 西安电子科技大学
IPC: H03M1/12 , H03M1/14 , H03M1/18 , H03K19/08 , H03K19/177
Abstract: 本发明属于模数转换器领域，具体涉及一种一步1.5位逐次逼近型模数转换器，包括：自举开关、开关电容阵列、比较器组、异步时钟产生电路、控制逻辑电路、寄存器、译码器。本发明通过采用自举开关、开关电容阵列、比较器组、异步时钟产生电路、控制逻辑电路、寄存器、译码器相构成的模数转换器，可以通过对量化结果进行自纠正，使得本申请具有比较周期短、转换速率快、转换精度高的有益效果。
-
公开(公告)号：CN110798218A
公开(公告)日：2020-02-14
申请号：CN201910866185.7
申请日：2019-09-12
Applicant: 西安电子科技大学
Abstract: 本发明涉及一种基于整数权重的非二进制逐次逼近型模数转换器，包括：栅压自举开关(1)、可配置电容DAC阵列(2)、电压比较器(3)、异步时钟产生电路(4)、可配置逻辑控制电路(5)、寄存器(6)以及可配置译码器(7)。该模数转换器的可配置电容DAC阵列、可配置逻辑控制电路和可配置译码器可在RES分辨率配置信号的控制下进行电路重构，以满足相应分辨率下的电路要求，实现分辨率的灵活配置；同时，采用非二进制电容DAC阵列，在量化过程中引入冗余，可对量化过程中的误差进行校准，同时减少整体量化时间，从而提高量化速度和精度，因此提高了模数转换器的转换速率和有效位数。
-
公开(公告)号：CN118337211A
公开(公告)日：2024-07-12
申请号：CN202410507518.8
申请日：2024-04-25
Applicant: 西安电子科技大学
Abstract: 本发明提供了一种用于高速时域交织ADC的神经网络校准方法及装置。其中，方法包括：获取待转换模拟信号；将待转换模拟信号输入第一高速时域交织ADC，得到待补偿数字信号；将待补偿数字信号输入预训练的补偿模型，得到补偿结果；利用补偿结果对待补偿数字信号做信号补偿，得到校准的数字信号；预训练的补偿模型通过多个理想数字信号以及与理想数字信号对应的实际数字信号联合训练得到。在本发明中，通过预训练的补偿模型进行信号的校准。由于，不涉及硬件以及电路结构的改变，因此，在不改变电路的原有带宽性能的同时实现了使用成本的降低；此外，本发明是基于软件进行的校准，无需进行调试便可应用于目标电路，简单易行，降低了使用门槛。
-
公开(公告)号：CN117118446A
公开(公告)日：2023-11-24
申请号：CN202310986632.9
申请日：2023-08-07
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种高速流水线混合域模数转换器，至少包括模数转换器、温度计码电容阵列、放大器、电压时间转换器、一步多位逐次逼近时间数字转换器和编码器；模数转换器的第一端输入差分电压信号，温度计码电容阵列的输入端与模数转换器的第二端电连接；放大器的输入端与温度计码电容阵列的输出端电连接；电压时间转换器的输入端与放大器的输出端电连接；一步多位逐次逼近时间数字转换器的输入端与电压时间转换器的输出端电连接；编码器的第一端与一步多位逐次逼近时间数字转换器的输出端电连接，编码器的第二端与模数转换器的第三端电连接，用于将第一级数字信号和第二级数字信号进行编码，输出量化级数字码信号。本发明能够有效降低电路功耗。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.04 seconds)
