-
公开(公告)号：CN113892174A
公开(公告)日：2022-01-04
申请号：CN201980096981.5
申请日：2019-09-25
Applicant: 青井电子株式会社
Abstract: 半导体装置包括：具有第一电极的至少一个第一半导体元件；具有第二电极的第二半导体元件；与上述至少一个第一半导体元件的上述第一电极连接的第一引线端子；与上述第二半导体元件的上述第二电极连接的第二引线端子；密封上述第一引线端子及上述第二引线端子的第一树脂；以及密封上述至少一个第一半导体元件及上述第二半导体元件的第二树脂。
-
Patent Agency Ranking
公开(公告)号：CN118824972A
公开(公告)日：2024-10-22
申请号：CN202410462554.7
申请日：2024-04-17
Applicant: 青井电子株式会社
Abstract: 本发明的课题是提升将半导体装置安装于安装衬底等时的半导体装置的安装可靠性。本发明的解决方案是一种半导体装置及其制造方法，所述半导体装置(1)具备：半导体芯片(2)；密封部(3)，其密封半导体芯片(2)；以及贯通电极(6)，其贯通密封部(3)。贯通电极(6)具有从密封部(3)的上表面(3a)贯通直至下表面(3b)为止的导体部(4)，以及与导体部(4)相邻且从密封部(3)的下表面(3b)突出的导体部(5)。
-
公开(公告)号：CN118661256A
公开(公告)日：2024-09-17
申请号：CN202380018055.2
申请日：2023-03-20
Applicant: 青井电子株式会社
Inventor： 铃木敬史
Abstract: 半导体装置1包括：基板(30)，具有半导体芯片(2)、密封部(31)以及多个引线部，半导体芯片(2)具有漏极电极(2D)作为背面电极，密封部(31)将半导体芯片(2)以及多个引线部密封；以及布线(56DH)，形成在基板(30)的下表面(30b)上。半导体芯片(2)的漏极电极(2D)在基板(30)的下表面(30b)暴露。布线(56DH)遍及密封部(31)上和半导体芯片(2)的漏极电极(2D)上而形成，并且与半导体芯片(2)的漏极电极(2D)整体相接。
-
公开(公告)号：CN118872046A
公开(公告)日：2024-10-29
申请号：CN202380027575.X
申请日：2023-01-23
Applicant: 青井电子株式会社
Abstract: 本发明在具有形成布线层的主面和设置有外部连接端子的背面的布线基板中，解决外部连接端子剥离或脱离的课题。布线基板(3)具备设置于底面的外部连接端子(40)、包围外部连接端子(40)的绝缘层(31)、以及作为绝缘层(31)的上层并经由设置于绝缘层(31)的过孔而与外部连接端子(40)电连接的布线层(43)，在构成外部连接端子(40)的底面的底部导电层(41)的上表面设置有向上方突出的多个凸部(141)。
-
公开(公告)号：CN118216001A
公开(公告)日：2024-06-18
申请号：CN202280073505.3
申请日：2022-09-05
Applicant: 青井电子株式会社
Inventor： 铃木敬史
Abstract: 半导体装置1具有芯片焊盘5、6、半导体晶片2、3以及密封它们的绝缘体部28。半导体晶片2具有形成于正面侧的源电极2S和形成于背面侧的漏电极2D，以漏电极2D和芯片焊盘5相向的方向搭载于芯片焊盘5上。半导体晶片3具有形成于正面侧的源电极3S和形成于背面侧的漏电极3D，以源电极3S和芯片焊盘6相向的方向搭载于芯片焊盘6上。而且，在绝缘体部28内形成有布线26DS，其将半导体晶片2的源电极2S和半导体晶片3的漏电极3D电连接。
-
公开(公告)号：CN116235295A
公开(公告)日：2023-06-06
申请号：CN202180064367.8
申请日：2021-06-29
Applicant: 青井电子株式会社
IPC: H01L23/12
Abstract: 本发明的课题为制造一种适合高频收发的半导体装置。本发明的半导体装置的制造方法具备以下步骤：通过电镀在基板的第一面形成第一导电部；形成第一绝缘膜，该第一绝缘膜覆盖第一导电部及基板的第一面；在第一绝缘膜的一部分形成使第一导电部的一部分露出的开口；将第一导电部作为电极来进行电镀，在开口的内部形成导电栓；形成第二导电部，该第二导电部与导电栓的相反侧的端部电连接；与第二导电部电连接而配置半导体元件；利用密封材料密封半导体元件及第二导电部的至少一部分；以及将第一导电部、第一绝缘膜、导电栓、第二导电部、半导体元件、以及密封材料一体地从基板剥离。
-
-
-
-
-
Search Results
6
records
(took 0.03 seconds)
