公开(公告)号：KR101260325B1

公开(公告)日：2013-05-06

申请号：KR1020110109574

申请日：2011-10-25

Applicant: 국방과학연구소

Inventor： 양승열 ,  박재성 ,  김봉규 ,  정재엽 ,  전은선

IPC: G06F13/14 ,  G06F13/38

Abstract: PURPOSE: A computer input and output control method and an apparatus thereof are provided to minimize restriction in a hardware module size and to maximize flexible management of various requirements, thereby reducing design costs. CONSTITUTION: A computer input and output control method applying VPX(Versatile Performance Switching) bus standard and FPGA(Field Programmable Gate Array) IP(Intellectual Property) core technology includes following steps. A single board computer receives power through a backplane board(S600). The single board computer checks whether the single board computer communicates with a different module or not through an input and output module(S610). The single board computer communicates with the different module(S620). The backplane board includes a bus based on VPX standard for high-speed data processing. The input and output module loads an IP core in an FPGA chip. [Reference numerals] (AA) Start; (BB) End; (S600) Step of receiving power through a backplane board; (S610) Step of checking whether communicating with a different module or not; (S620) Step of communicating with the different module after checking the communication with the different module through an input and output module

Abstract translation: 目的：提供一种计算机输入和输出控制方法及其装置，以最大限度地减少硬件模块尺寸的限制，并最大限度地灵活地管理各种需求，从而降低设计成本。 构成：应用VPX（通用性能切换）总线标准和FPGA（现场可编程门阵列）IP（知识产权）核心技术的计算机输入和输出控制方法包括以下步骤。 单板计算机通过底板接收电力（S600）。 单板计算机通过输入和输出模块检查单板计算机是否与不同的模块通信（S610）。 单板计算机与不同模块通信（S620）。 背板包括一个基于VPX标准的总线，用于高速数据处理。 输入和输出模块在FPGA芯片中加载IP内核。 （附图标记）（AA）开始; （BB）结束; （S600）通过底板接收电力的步骤; （S610）检查是否与不同模块进行通信的步骤; （S620）通过输入输出模块检查与不同模块的通信后，与不同模块通信的步骤