公开(公告)号：KR1020040034225A

公开(公告)日：2004-04-28

申请号：KR1020020064316

申请日：2002-10-21

Applicant: 국방과학연구소

Inventor： 이성민 ,  최낙중

IPC: H04L7/00

Abstract: PURPOSE: An elastic buffer for maintaining frame synchronization and a method for detecting a clock difference between nodes using the same are provided to minimize the loss of data by maintaining a state of frame synchronization. CONSTITUTION: An elastic buffer for maintaining frame synchronization includes a FIFO memory(100), a write address increment part(300), and a read address increment part(200). The FIFO memory(100) inputs data to a write address according to a write signal, output read address data according to a read signal, and have the storage capacity corresponding to integer times of two super frames. The write address increment part(300) increases a write address as much as 1 according to the write signal. The read address increment part(200) increases a read address as much as 1 according to the read signal. One of the write address increment part(300) and the read address increment part(200) shifts the write addresses or the read addresses corresponding to a half of a memory size of the FIFO memory before the FIFO memory is in an empty state of data or a full state of data.

Abstract translation: 目的：提供一种用于维护帧同步的弹性缓冲器和用于检测使用其的节点之间的时钟差的方法，以通过维持帧同步的状态来最小化数据丢失。 构成：用于维持帧同步的弹性缓冲器包括FIFO存储器（100），写地址增量部分（300）和读地址增量部分（200）。 FIFO存储器（100）根据写信号将数据输入到写地址，根据读信号输出读地址数据，并具有对应于两个超帧的整数倍的存储容量。 写地址增量部分（300）根据写入信号将写入地址增加到1。 读地址增加部分（200）根据读信号增加读地址多达1个。 写入地址增加部分（300）和读取地址增加部分（200）之中的一个写入地址或与FIFO存储器的存储器大小的一半对应的读取地址在FIFO数据的空闲状态之前移位 或完整的数据状态。

公开(公告)号：KR100523546B1

公开(公告)日：2005-10-25

申请号：KR1020020064316

申请日：2002-10-21

Applicant: 국방과학연구소

Inventor： 이성민 ,  최낙중

IPC: H04L7/00

Abstract: 본 발명은 프레임 동기를 유지하는 탄성 버퍼 및 이를 이용한 노드간 클럭 편차 검출 방법에 관한 것으로 상세하게는, 클럭 편차에 의해 버퍼가 엠티나 풀이 되기 전에 어드레스를 제어하여 데이터 손실을 최소화하는 프레임 동기를 유지하는 탄성 버퍼 및 이를 이용한 노드간 클럭 편차 검출 방법에 관한 것이다. 상기 목적을 달성하기 위하여 본 발명의 실시예는 라이트 신호의 인가에 따라 라이트 어드레스에 데이터를 입력하며 리드 신호의 인가에 따라 리드 어드레스의 데이터를 출력하고, 두 슈퍼 프레임 크기의 정수배의 저장 용량을 갖는 피포 메모리부; 상기 라이트 신호의 인가에 따라 상기 라이트 어드레스를 1씩 증가시키는 라이트 어드레스 증가부; 및 상기 리드 신호의 인가에 따라 상기 리드 어드레스를 1씩 증가시키는 리드 어드레스 증가부를 포함하며, 상기 라이트 어드레스 증가부 및 상기 리드 어드레스 증가부 중 어느 하나는 상기 피포 메모리부의 데이터가 엠티나 풀 직전일 경우 상기 피포 메모리부 크기의 절반에 해당하는 크기만큼 라이트 어드레스 또는 리드 어드레스를 이동시키는 것을 특징으로 하는 프레임 동기를 유지하는 탄성 버퍼를 제공한다.