公开(公告)号：KR100363365B1

公开(公告)日：2002-12-05

申请号：KR1020000068340

申请日：2000-11-17

Applicant: 대우전자주식회사

Inventor： 강병복 ,  노재우

IPC: H03M13/00

Abstract: 본 발명은 N:N+1 채널 코드에서 에러를 정정하는 방법에 관한 것으로서, 2
N+1 코드워드 (N+1)-터플(tuple)을 M 개의 코드워드 (N+1)-터플 서브세트로 카테고리화하되, 각 서브 세트 G는 양의 정수인 N
G 개의 코드워드 (N+1)-터플을 가지며, M 개의 서브세트 내에 있는 코드워드 (N+1)-터플의 총수는 2
N 이고, 상기 각 서브세트 G는 사전 결정된 수 K
G 의 하위 비트와 사전 결정된 수 (N+1-K
G )의 상위 비트를 갖고, 임의의 서브세트에 있는 모든 코드워드 (N+1)-터플의 하위 비트 개수는 임의의 다른 서브세트에 있는 모든 코드워드 (N+1)-터플의 하위 비트 개수와 다른 카테고리화(categorizing) 단계; 2
N 메시지 N-터플을 각각 상기 M 개의 서브세트에 있는 상기 2
N 코드워드 (N+1)-터플과 일대일 대응되게 매칭시켜 룩업 테이블(lookup table)을 형성하는 매칭 단계; 입력 메시지를 다수의 메시지 N-터플로 분할하는 단계; 상기 룩업테이블을 사용하여 상기 다수의 메시지 N-터플에 포함된 각각의 메시지 N-터플을 대응되는 코드워드 (N+1)-터플로 순차적으로 부호화하는 단계; Q 개의 코드워드 (N+1)-터플에 하나의 서브세트 패리티 (PQ)-터플을 할당하되, 상기 서브세트 패리티 (PQ)-터플은 상기 Q 개의 코드워드 (N+1)-터플에 대한 서브 세트 정보를 표현하는 리던던시 비트이고 P는 Q보다 크고, P와 Q는 각각 양의 정수인 패리티 할당 단계; 및 상기 Q 개의 코드워드 (N+1)-터플과 상기 한 개의 서브세트 패리티(PQ)-터플을 전송하는 단계를 포함한다.

公开(公告)号：KR1020020038237A

公开(公告)日：2002-05-23

申请号：KR1020000068340

申请日：2000-11-17

Applicant: 대우전자주식회사

Inventor： 강병복 ,  노재우

IPC: H03M13/00

CPC classification number: H03M13/11 ,  G11B7/0065

Abstract: PURPOSE: An error correction method for N:N+1 channel code and an apparatus thereof are provided, which corrects an error with faster code rate at N:N+1 channel code. CONSTITUTION: A hologram digital encoder and decoder apparatus includes a hologram data storage(HDS) circuit(110), an encoder circuit(130), a lookup table generator(140) and a decoder circuit(150). The hologram data storage circuit includes a laser(111), a beam splitter(112), the first shutter(113), the second shutter(116), the first mirror(114), the second mirror(117), an actuator(115), a spatial light modulator(SLM)(118), a storage medium(119) and a charge coupled device(CCD)(120). The encoder circuit includes an N-tuple generator(132) and an encoding unit(134). The lookup table generator includes a categorizing unit(142) and a matching unit(144). The encoder circuit includes a dispersion calculation unit(154) and a sub set determination unit(158).

Abstract translation: 目的：提供一种用于N：N + 1信道码的纠错方法及其装置，其以N：N + 1信道码更快的码率校正错误。 构成：全息数字编码器和解码装置包括全息数据存储（HDS）电路（110），编码器电路（130），查找表生成器（140）和解码器电路（150）。 全息数据存储电路包括激光器（111），分束器（112），第一快门（113），第二快门（116），第一反射镜（114），第二反射镜（117），致动器 115），空间光调制器（SLM）（118），存储介质（119）和电荷耦合器件（CCD）（120）。 编码器电路包括N元组发生器（132）和编码单元（134）。 查找表生成器包括分类单元（142）和匹配单元（144）。 编码器电路包括色散计算单元（154）和子集确定单元（158）。