公开(公告)号：KR100239221B1

公开(公告)日：2000-01-15

申请号：KR1019950026200

申请日：1995-08-23

Applicant: 대한민국경북대학교센서기술연구소

Inventor： 이정희 ,  정욱진

IPC: H01J31/10

Abstract: 본 발명은 전계방출소자 제조방법으로서, 실리콘기판(1)상에 실리콘산화막(2)과 실리콘층(3)이 차례로 형성된 SOI구조의 웨이퍼에 있어서, 상기 실리콘층(3) 위에 실리콘 질화막을 도포한후 사진식각법으로 실리콘질화막을 애노드가 위치할 영역의 실리콘질화막(4)과 게이트가 위치할 영역의 실리콘질화막(5) 및 캐소드가 위치할 영역의 실리콘질화막(6)으로 패터닝하고, LOCOS법으로 상기 실리콘층(3)의 일부를 완전히 산화시켜 LOCOS산화막(7)을 형성하며, 상기 실리콘질화막(4),(5),(6) 각각에 접촉창을 열고 금속을 입혀 애노드전극(11)과 캐소드전극(12) 및 게이트전극(13)을 형성한 다음 마지막으로 BHF(Buffered HF)로 상기 LOCOS 산화막(7)의 전부와 SOI웨이퍼에 매몰되어 있는 산화막(2)을 선택적으로 식각하여 전계방출소자를 제조함으로써 제조공정이 용이하고 단순� ��며 캐소드-애노드 사이 간격을 매우작게 조절할 수 있을 뿐만아니라 극히 뾰족한 실리콘팁을 제조할 수 있는 SOI(Silicon-On-Insulator)구조의 웨이퍼를 이용한 실리콘 전계방출소자 제조방법이다.

公开(公告)号：KR1019970012947A

公开(公告)日：1997-03-29

申请号：KR1019950026200

申请日：1995-08-23

Applicant: 대한민국경북대학교센서기술연구소

Inventor： 이정희 ,  정욱진

IPC: H01J31/10

Abstract: 본 발명은 전계방출소자 제조방법으로서, 실리콘기판(1)상에 실리콘산화막(2)과 실리콘층(3)이 차례로 형성된 SOI구조의 웨이퍼에 있어서, 상기 실리콘층(3)위에 실리콘 질화막을 도포한 후 사진직각법으로 실리콘질화막을 애노드가 위치할 영역의 실리콘질화막(4)과 게이트가 위치할 영역의 실리콘질화막(5) 및 캐소드가 위치할 영역의 실리콘 질화막(6)으로 패터닝하고, LOCOS법으로 사익 실리콘층(3)의 일부를 완전히 산화시켜 LOCOS산화막(7)을 형성하며, 상기 실리콘질화막(4),(5)(6) 각각에 접촉창을 열고 금속을 입혀 애노드전극(11)과 캐소드전극(12) 및 게이트전극(13)을 형성한 다음 마지막으로 BHF(Brffered HF)로 상기 LOCOS 산화막(7)의 전부와 SOI웨이퍼에 매몰되어 있는 산화막(2)을 선택적으로 식각하여 전계 방출소자를 제조함으로써 제조공정이 용이하다고 단 순하며 캐소드－애노드 사이 간격을 매우 작게 조절할 수 있을 뿐만 아니라 극히 뾰족한 실리콘팁을 제조할 수 있는 SOI(Silicon－On－Insulator) 구조의 웨이퍼를 이용한 실리콘 전계방출소자 제조방법이다.