Abstract:
본 발명은 기 추첨이 완료된 적어도 하나의 당첨번호 조합을 수신하여 저장하는 저장부; 및 당첨번호 조합, 45개의 번호 중 6개의 선택되는 번호의 집합인 조합수 집합, 당첨번호 조합 또는 조합수 집합을 기 설정된 기준에 따라 필터링하는 패턴필터, 및 당첨번호 조합, 조합수 집합 및 패턴필터를 이용하여 계산된 확률적 이득 중 적어도 하나를 이용하여, 당첨예측번호의 집단정보를 생성하는 정보처리부를 포함하는 당첨예측번호 추천시스템을 제공한다.
Abstract:
본 발명의 실시예들에 따르면, 우산살이 삽입가능하게 중공된 형상으로 구비되는 결합부, 상기 결합부와 연결되며 이가 형성되는 제1 집게부, 상기 제1 집게부와 치합될 수 있도록 구비되는 제2 집게부, 회전되어 상기 제2 집게부를 가압하여 상기 제1 집게부와 상기 제2 집게부가 원단을 고정시키도록 구비되는 집게고정부를 포함하는 우산용 원단고정장치 및 이를 포함하는 우산을 제공할 수 있다.
Abstract:
본 발명은 열 차단 성능을 가진 도막방수재와 스티치본딩법으로 제조된 섬유시트를 이용한 방수 시공방법에 관한 것으로, 도막층의 기포발생현상을 방지하고 방수층의 인장강도를 증진시키기 위해 늘어지지 않고 복원이 잘되는 섬유시트를 사용하여 작업성, 접착성이 양호하며 뜨개질 원리로 부직조하되 스티치 본딩법으로 제조한 섬유시트를 사용하는 방수시공방법에 관한 것이다.
Abstract:
PURPOSE: A digital peak detecting apparatus having a double input terminal is provided to reduce a size of circuit by integrating a maximum peak value detecting unit and a minimum peak value detecting unit into one unit. CONSTITUTION: A value determining unit(21) is comprised of a comparator for comparing two digital input data simultaneously inputted through a double input terminal and selects one of the two digital input data according to the compared result of the comparator to output the selected data. The value determining unit(21) determines a maximum input value and a minimum input value between the two digital data inputted at every clocks to output them. A single-input terminal maximum peak value detecting unit(22) detects a maximum peak value of the whole data inputted to the double input terminal from the flow of maximum input value. A single-input terminal minimum peak value detecting unit(23) detects a minimum peak value of the whole data inputted to the double input terminal from the flow of minimum input value.
Abstract:
본 발명에 의한 다중 비디오 소스의 영상신호의 송신 방법 및 그 장치는 다중 비디오 소스로부터 입력되는 영상신호 프레임들을 기준 동기신호에 맞추어서 일정한 규칙으로 단일의 채널로 출력되도록 한다. 이렇게 송신된 영상신호에 대하여 수신 측에서는 특정 비디오 소스를 선택하고 일정시간동안 선택된 프레임을 그래빙하여 정지화면으로 수신하고, 일정 주기로 선택한 비디오 소스를 선택하여 캡쳐 하여 그래빙하는 것을 반복하여 특정 비디오 소스의 영상신호를 수신할 수 있다. 이러한 방식은 교통량의 감시와 같이, 동영상을 실시간으로 수신 받을 필요는 없으나, 단일의 채널로 송신되는 다중 비디오 소스의 영상신호들 중 특정 비디오소스의 영상신호를 선택하여 어느 정도 정지화면으로 수신하면 족한 경우에 매우 유용하다.
Abstract:
본 발명은 디지털 저장 오실로스코프의 피크 검출 모드에서의 최대값 및 최소값 저장 방법에 관한 것으로서, 본 발명에 의한 방법에서는 제1 데이터수집 주기에서는 입력 데이터의 모든 등가 샘플 구간에 대하여 최대값을 검출하고, 제2 데이터수집 주기에서는 입력 데이터의 모든 등가 샘플 구간에 대하여 최소값을 검출하고, 검출된 최대값 데이터와 최소값 데이터를 화면에 겹쳐서 출력하도록 한다. 본 발명에 의한 방법에 의하면, 모든 등가 샘플 구간에 대한 최대값 데이터를 획득 메모리에 저장한 후, 제1 데이터수집 주기가 끝나면 획득된 최대값 데이터를 중앙 연산 메모리로 보내고, 그런 다음, 제2 데이터수집 주기에서 모든 등가 샘플 구간에 대한 최소값 데이터를 획득 메모리에 저장하므로, 필요로 하는 획득 메모리의 용량을 반으로 줄일 수 있다.
Abstract:
본 발명은, 디지털 입력 데이터에 대하여, 현재 피크값을 잡고(기억하고) 있는 출력래치와, 현재 피크값과 입력데이터와의 대소 관계를 비교하는 입력비교기를 포함하는 기본적인 디지털 피크 검출 장치에, 추가비교기(들) 및 추가래치(들)를 추가하여 비교기의 지연 시간에 의한 제약이 없이 디지털 피크 검출 장치의 처리 속도를 래치의 최대 구동 속도까지 높일 수 있는 고속 디지털 피크 검출 장치를 제공한다.
Abstract:
본 발명은 폴리올레핀계 섬유의 염색방법에 있어서, 정련이 이루어지는 전처리단계; 입도가 0.1 내지 800㎛인 용제염료와 분산제를 혼합하는 염색조제준비단계; 80℃ 내지 140℃ 사이에서 30분 내지 120분 동안 염색단계; 및 후처리단계를 포함하는 폴리올레핀계 섬유의 염색방법을 제공한다.
Abstract:
본 발명의 일실시예에 따른 마이크로 볼로미터에서 필 팩터를 높이기 위한 픽셀 디자인은, 기판 상부의 반사 금속층을 포함하는 하부층; 상기 하부층 상부의 공동; 상기 공동 상부의 볼로미터층과 그 위의 투과 금속층을 포함하는 상부층; 상기 하부층 및 상기 상부층의 절연을 위한 절연층; 및 상기 상부층을 지지하는 앵커를 포함하는 각 볼로미터 픽셀들의 배열로 이루어진 볼로미터 어레이에 있어서, 상기 볼로미터 픽셀 네 개가 상기 앵커 하나를 공유하는 것을 특징으로 한다.
Abstract:
PURPOSE: A high-speed digital peak detecting apparatus is provided to enhance the speed up to the maximum driving speed of a latch without restriction by the comparator delay time. CONSTITUTION: A high-speed digital peak detecting apparatus includes an input comparator(60), the first additional comparator(61), the second additional comparator(62), an AND gate(63), the first additional latch(64), the second additional latch(65) and an output latch(66). Each of the input comparator(60), the first additional comparator(61) and the second additional comparator(62) has one input terminal(B) connected to input data. The other input terminal(A) of the input comparator(60) is connected to an output terminal of the output latch(64). The other terminal(A) of the first additional comparator(61) is connected to an output terminal of the first additional output latch(65). Outputs of the input comparator(60), the first additional comparator(61) and the second additional comparator(62) are inputted to the AND gate(63). An output of the AND gate(63) is an enable signal of the output latch(66).